Phát triển mô hình và mô phỏng Transistor hữu cơ trong Hspice Synopsys

Nghiên cứu khoa học công nghệ 
Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san FEE, 08 - 2018 111
PHÁT TRIỂN MÔ HÌNH VÀ MÔ PHỎNG TRANSISTOR HỮU CƠ 
TRONG HSPICE SYNOPSYS 
Hồ Thành Trung 
Tóm tắt: Bài báo trình bày phương pháp mô hình hóa transistor hữu cơ phục vụ 
công tác thiết kế và mô phỏng vi mạch điện tử. Trên cơ sở các tham số thực nghiệm 
và các tham số trích xuất của OTFT, mô hình được xây dựng và tối ưu từng bước 
thông qua HSPICE Synopsys. Dựa trên việc so sánh giữa đặc tuyến thực nghiệm và 
mô phỏng, bộ tham số HSPICE chuẩn cho OTFT được xây dựng với sai số thấp. 
Nghiên cứu giúp trình bày ở đây giúp từng bước hoàn thiện quy trình nghiên cứu-
thiết kế-sản xuất linh kiện và vi mạch điện tử. 
 Từ khóa: Transistor hữu cơ; Mô hình hóa; SPICE; Synopsys. 
1. ĐẶT VẤN ĐỀ 
Trong công nghiệp điện tử, khi phát triển một linh kiện mới như BJT, MOSFET, 
BiCMOS,, sau thời gian tối ưu hóa về cấu trúc và quy trình sản xuất, linh kiện đó cần 
được mô hình hóa. Sau đó sản phẩm thường được thương mại hóa theo hai hướng: sản 
xuất linh kiện rời cho sản xuất mạch điện tử sử dụng các phần mềm thiết kế mạch như 
Orcad, Altium và tích hợp trong các công cụ (tool) của phần mềm thiết kế vi mạch như 
Cadence, Silvaco, hay Synopsys phục vụ cho thiết kế vi mạch. Cả hai hướng này đều cần 
mô hình chính xác của linh kiện để giúp quá trình sản xuất hàng loạt các sản phẩm điện tử 
có tính năng đúng với thiết kế trên máy tính. Việc này được thực hiện bằng chương trình 
mô phỏng SPICE (Simulation Program with Integrated Circuit Emphasis- chương trình mô 
phỏng hướng tới mạch tích hợp), trong đó các linh kiện và kết nối của chúng trong sơ đồ 
tương đương như nguồn dòng, tụ điện, điện trở, nguồn nuôi, điện áp vào, ra,.. được viết 
thành các mã và biên dịch bằng các chương trình thiết kế vi mạch như Cadence, Silvaco, 
hay Synopsys [1]. Hiện nay có 79 mô hình của các dòng transistor khác nhau như 
Siemens, National Semiconductor, Sharp, University of Florida. 
Transistor màng mỏng sử dụng bán dẫn hữu cơ OTFT (organic TFT) có ứng dụng đa 
dạng từ chế tạo mạch điện tử, màn hình uốn dẻo đến các mạch điện tử y sinh, gần đây rất 
được quan tâm nghiên cứu phát triển bởi các trường Đại học và tập đoàn điện tử như 
Silvaco của Nhật Bản, Đại học Minnesota, Hoa Kỳ [1-7],... Griffin và các cộng sự trình 
bày về mô hình HSPICE cho OTFT sản xuất bằng phương pháp in mạch [1], Kim và các 
cộng sự sử dụng hàm tiện cận kết hợp HSPICE để phát triển mô hình cho OTFT [2], Yin 
và các cộng sự sử dụng phương pháp giả SPICE (SPICE like) cho OTFT bán dẫn 
pentacence [3], hay Valletta và các cộng sự [4] sử dụng phương pháp tiếp cận kênh 
(Gradual Channel Approximation) để tăng độ chính xác của mô hình và thực nghiệm. 
Trong nước có một số nghiên cứu về HSPICE cho OTFT cũng đang được thực hiện [5,6]. 
Trong lĩnh vực công nghiệp Silvaco (Hoa Kỳ) là công ty phát triển SPICE cho OTFT, tuy 
nhiên sản phẩm thương mại này lại chỉ có thể đặt hành chế tạo bởi chính Silvaco với giá 
thành hàng triệu đô la Mỹ. Nhìn chung, cũng giống như transistor truyền thống (hiện đang 
tồn tại 79 mô hình khác nhau) chưa có mô hình nào có thể áp dụng cho tất cả các công 
nghệ OTFT khi xét về yếu tố kiến trúc và vật liệu chế tạo. Các nhà nghiên cứu hay tập 
đoàn công nghệ tập trung vào việc cố gắng phát triển mô hình sao cho các đặc tính điện từ 
HSPICE giống nhất với kết quả thí nghiệm từ OTFT họ chế tạo phát triển. 
Trong nghiên cứu được tài trở bởi quỹ khoa học công nghệ quốc gia Nafosted (MS: 
103.02-2017.34), OTFT hoạt động với điện áp thấp (vài volt) đã được thiết kế và chế tạo. 
Để có thể đưa công nghệ này OTFT này vào thiết kế mạch điện tử thì xây dựng hoàn thiện 
Kỹ thuật Điện tử – Thông tin 
 Hồ Thành Trung, “Phát triển mô hình và mô phỏng  trong HSPICE Synopsys.” 112 
mô hình HSPICE là khâu hết sức cần thiết. Trong bài báo này, trên cơ sở các tham số thực 
nghiệm và các tham số trích xuất của OTFT, thực hiện tối ưu hóa mô hình bằng HSPICE 
và cải tiến dữ liệu thông qua quá trình mô phỏng với dữ liệu phù hợp, đưa ra kết quả mô 
hình HSPICE đường đặc tính truyền đạt và đặc tuyến ra hội tụ với tham số thực nghiệm, 
mô hình đã mô tả phù hợp để chế tạo OTFT. 
2. THAM SỐ OTFT TỪ THỰC NGHIỆM 
(b)
(a)
Triax
cables
PreAmps
Internal 
Bus
SCS 4200
DUTs
Hộp đo
(probe station)
Cài đặt
4200
(c)
Hình 1. (a) Cấu tạo minh họa OTFT. Linh kiện được phát triển trong đề tài Nafosted, MS: 
103.02-2017.34 (b) Cấu tạo nguyên lý và các hình ảnh thực của hệ đo đặc tính sử dụng 
SCS 4200. (c) Đặc tính truyền đạt của OTFT trong nghiên cứu này. 
Cấu tạo minh họa, đặc tính truyền đạt và ký hiệu của OTFT thể hiện ở hình 1(a). OTFT 
có cấu tạo cực cửa bên dưới, cực nguồn máng bên trên (bottom-gate top-contact), do với 
cấu trúc này, điện cực nguồn/máng sẽ được lắng đọng bên trên lớp bán dẫn, làm cho phần 
tiếp xúc hiệu dụng giữa điện cực và bán dẫn lớn hơn các kiểu cấu tạo khác, nghĩa là làm 
giảm điện trở tiếp xúc. OTFT được lắng đọng trên tấm nền plastic, trong đó lớp điện môi, 
bán dẫn và điện cực sử dụng vật liệu polymer PVC, pentacene và đồng. 
Việc đo đạc chính xác các tham số thực nghiệm có vai trò quan trọng trong quá trình 
nghiên cứu để đánh giá so với tham số trong mô hình mô phỏng để đưa ra mô hình chuẩn 
OTFT. Hiện nay, IEEE đã ban hành chuẩn 1620 cho việc đo lường OTFT [8]. Trong 
nghiên cứu này, đặc tính điện và trích xuất các tham số của OTFT theo chuẩn IEEE 1620. 
Tiêu chuẩn khuyến cáo sử dụng hệ đo phải có tính kháng nhiễu cao, khoảng đo dòng lớn 
từ pA-A. Hệ đo Keithley 4200 semiconductor parameter analyzer (SCS 4200), của Hoa 
Kỳ, được sử dụng trong nghiên cứu này vì hệ đo này đã được tiêu chuẩn trong đo lường 
linh kiện, vi mạch bán dẫn, với các ưu điểm: Độ chính xác và ổn định cao, dòng đo tới pA, 
nên có thể đo chính xác được giá trị dòng điện nhất là với các linh kiện có lớp màng rất 
Nghiên cứu khoa học công nghệ 
Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san FEE, 08 - 2018 113
mỏng vài nm. Để tránh nhiễu OTFT được đưa vào hộp đo đặc biệt để giảm thiểu ảnh 
hưởng của nhiễu điện từ. 
Đường đặc tính thu được sau khi đo OTFT biểu diễn ở hình 1(c). Một số tham số khác 
như điện áp ngưỡng, độ linh động, điện dung lớp cực cửa, được trích xuất và tổng hợp ở 
bảng 1. 
Bảng 1. Thông số cơ bản của OTFT gồm tham số thiết kế và trích xuất. 
Tham số Đơn vị Ý nghĩa Giá trị 
W µm Độ rộng kênh 2000 
L µm Độ dài kênh 50 
t
ox 
 nm Độ dày lớp điện môi 3-4 
C
diel 
 nF/cm
2
 Điện dung lớp điện môi 317,75 
µ
0 
 cm
2
/Vs Độ linh động của lỗ trống 0,375 
V
th 
 V Điện áp ngưỡng mở -1,2332 
On/off ratio Tỉ lệ dòng mở/ngắt của transistor 2.103 
VTO 
V Điện áp ngưỡng không cấp nguồn 
(dòng rò) 
-1,2323 
EPS Hằng số điện môi của đế 3,89 
EPSI 
 Hằng số điện môi của lớp cửa cách 
điện 
3,9 
MUBAND m2/Vs Độ linh động hạt tải trong dải dẫn 3,75.10-5 
3. MÔ PHỎNG VÀ TỐI ƯU HÓA 
Dữ liệu thực nghiệm
Thay đổi bộ tham số
trong .LIB
Mô phỏng Hspice
Mô hình OTFT mới
Thay đổi các tham số
Không
Có
Trích xuất các tham số
vật lý
Kết quả mô phỏng
hội tụ với thực
nghiệm
Hình 2. Thuật toán mô phỏng và tối ưu hóa mô hình OTFT. 
Kỹ thuật Điện tử – Thông tin 
 Hồ Thành Trung, “Phát triển mô hình và mô phỏng  trong HSPICE Synopsys.” 114 
Các bước thực hiện mô phỏng trong HSPICE Synopsys thể hiện ở hình 2 [5]. Các tham 
số vật lý ở bảng 1 được khai báo vào file .LIB có dạng như hình 3 [5, 7]. Sau mỗi bước 
chạy “Mô phỏng SPICE”, đường đặc tính mô phỏng có dạng như hình 4. 
Hình 3. Cấu tạo file .LIB. 
Hình 4. Dạng đặc tuyến truyền đạt sau mỗi lần chạy file LIB trong HSPICE Synopsys. 
Thực hiện việc so sánh và thay đổi các tham số trong mô hình HSPICE và tính toán sai 
số sau mỗi bước chạy, ta thu được bộ tham số mô hình chuẩn thể hiện ở bảng 2. 
Bảng 2. Bộ tham số HSPICE tối ưu hóa cho OTFT. 
Tham số Đơn vị Ý nghĩa Tham số 
của mô 
hình 
VTO V Điện áp ngưỡng không cấp nguồn (dòng rò) -1,2 
TOX m Độ dày lớp điện môi 3,8.10-9 
CGSO F/m Điện dung ký sinh miền cực cửa-cực nguồn 0 
Nghiên cứu khoa học công nghệ 
Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san FEE, 08 - 2018 115
CGDO F/m Điện dung ký sinh miền cực cửa-cực máng 0 
EPS Hằng số điện môi của đế 3,89 
EPSI Hằng số điện môi của lớp cửa cách điện 3,9 
MUBAND m2/Vs Độ linh động hạt tải trong dải dẫn 0,375.10-4 
Sigma0 A Dòng rò cực tiểu 6,8.10-10 
IOL A Dòng rò không cấp nguồn 6,5. 10-10 
Lambda 1/V Độ dẫn ra 0,8 
VAA V Đặc tính điện áp cho hạt tải dưới tác dụng điện 
trường cổng 
7 
Gamma Hệ số hàm mũ 5,6 
DEF0 eV Mức Fermi thường 9,8 
RD m Điện trở máng 0 
RS m Điện trở nguồn 0 
ALPHASAT Tham số điều biến bão hòa 0,13 
DELTA Tham số độ rộng chuyển trạng thái từ ngắt 
sang mở 
5,2 
VFB V Điện áp cân bằng dải 1,1 
VGSL V Điện áp cổng làm dòng rò tăng đáng kể -8 
VDSL V Điện áp máng làm dòng rò tăng đáng kể 8 
VMIN V Tham số hội tụ 0,05 
M Tham số hình kim 6 
-4 -3 -2 -1 0 1
0
1
2
3
4
5
 Experiment
 SPICE
I D
 (

A
)
V
G
 (V)
V
D
= - 2 V
Bão hòa
Khu?ch d?i
Khóa
Hình 5. Đặc tuyến truyền đạt từ thí nghiệm (Experiment) và từ mô phỏng SPICE. 
File mô phỏng có dạng .csv được trích xuất và vẽ cùng đồ thị với đường thực nghiệm ở 
hình 5. Như quan sát trên hình 5, ở các miền “khóa”, “khuếch đại” và “bão hòa” thì kết 
quả mô phỏng và thực nghiệm là khá trùng lặp. Thực tế, đoạn cong vùng phi tuyến 
(khuếch đại), phân bố của đặc tuyến truyền đạt là phức tạp, chương trình SPICE cần được 
cải thiện hơn nữa để nâng cao độ chính xác của đặc tính thực nghiệm. Tuy nhiên, nhìn 
chung, so với các nghiên cứu trước [5, 7], mô hình xây dựng cho OTFT ở hình 1 là có thể 
chấp nhận được trong thiết kế mạch tương tự hay mạch số với sai số nhỏ. 
4. KẾT LUẬN 
Trong bài báo này, nghiên cứu điển hình trong việc mô hình hóa transistor sử dụng 
HSPICE được trình bày. Sử dụng các tham số thực nghiệm và các tham số trích xuất của 
Kỹ thuật Điện tử – Thông tin 
 Hồ Thành Trung, “Phát triển mô hình và mô phỏng  trong HSPICE Synopsys.” 116 
OTFT, tối ưu hóa mô hình được thực hiện trong HSPICE Synopsys. Dựa trên việc so sánh 
giữa đặc tuyến thực nghiệm và mô phỏng, bộ tham số HSPICE chuẩn cho OTFT được xây 
dựng thành công. Kết quả từ đề tài còn có thể giúp hoàn thiện quy trình nghiên cứu-thiết 
kế-sản xuất linh kiện điện tử, OTFT và IC, áp dụng cho các dự án liên quan sau này. 
Lời cảm ơn: Nghiên cứu này được tài trợ bởi Quỹ Phát triển khoa học và công nghệ 
Quốc gia (NAFOSTED) trong đề tài mã số 103.02-2017.34 và đề tài T2016-ĐĐT-28. 
TÀI LIỆU THAM KHẢO 
[1]. R.H. Griffin et al., Improved Circuit Model Fitting of Inkjet-Printed OTFTs and a 
Proposal for Standardized Parameter Reporting, IEEE Transactions on Electron 
Devices, Vol 65, 2485 - 2491 (2018) 
[2]. Trung Thanh Ho, Huyen Thanh Pham, Heisuke Sakai, Toan Thanh Dao, Fabrication 
and SPICE Modeling of a Low-voltage Organic Thin-film Transistor with PVC gate 
dielectric, ICAMN, 2016. 
[3]. H. H. Kim et al., A compact model for organic field-effect transistors with improved 
output asymptotic behaviors, IEEE Transactions on Electron Devices, 68, 1136–1141 ( 
2013). 
[4]. H. T. Pham, T. Matsushima, H. Murata, and T. T. Dao, Impact of gate dielectric 
thickness in organic CMOS transistor performance for CAD design, In proceedings of 
ICAMN-2014, ISBN:978-604-911-946-0, 217-223, (2014). 
[5]. F. Yin, Z. Xua, S. Zhao, F. Zhang, Y. Chen, C. Kong, W. Gong, and X. Xua, A DC 
current-voltage model for organic film transistor for circuit design, Optik, 125, 257–
259 ( 2014). 
[6]. Silvaco,“Smartspice.”[Online].Available:  
mixed signal/smartspice.html 
[7]. A. Valletta, A. S. Demirkol, G. Maira, M. Frasca V. Vinciguerra, L. G. Occhipinti, L. 
Fortuna, L. Mariucci, and G. Fortunato, A compact Spice model for organic TFTs and 
applications to logic circuit design, IEEE Transactions on Nanotechnology, 2016. 
[8]. IEEE Std 1620™-2008: IEEE Standard for Test Methods for the Characterization of 
Organic Transistors and Materials. 
ABSTRACT 
DEVELOPPMENT OF ORGANIC TRANSISTOR MODEL AND SIMULATION IN 
HSPICE SYNOPSYS 
 A method of organic transistor forward IC design and simulation is introduced 
in this paper. Based on experimental data and extracted parameters, a transistor 
model is built and optimized step by step via HSPICE Synopsys. By comparing the 
electrical characteristics from measurement and simulation, the HSPICE 
parameters for OTFT are found at low error. The study present here may help to 
develop the cycle of study-design-fabrication of electronic device and IC. 
Keywords: Organic transistor; Device modeling; SPICE; Synopsys. 
Nhận bài ngày 01 tháng 7 năm 2018 
Hoàn thiện ngày 10 tháng 9 năm 2018 
Chấp nhận đăng ngày 20 tháng 9 năm 2018 
Địa chỉ: Khoa Điện-Điện tử, Trường Đại học Giao thông vận tải, Số 3, Đường Cầu Giấy, Láng 
Thượng, Đống Đa, Hà Nội. 
 * Email: hothanhtrungktdt@gmail.com.