Nghiên cứu phân tích mô phỏng trạng thái hoạt động của bộ biến đổi AC/DC double boost 5 mức khi có sự cố van bán dẫn công suất

TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
50 Số 17 
NGHIÊN CỨU PHÂN TÍCH MÔ PHỎNG TRẠNG THÁI HOẠT ĐỘNG 
CỦA BỘ BIẾN ĐỔI AC/DC DOUBLE BOOST 5 MỨC 
KHI CÓ SỰ CỐ VAN BÁN DẪN CÔNG SUẤT 
ANALYSIS AND SIMULATION OF FIVE - LEVEL AC/DC DOUBLE BOOST 
CONVERTER WITH FAULT SEMICONDUCTOR DEVICES 
Phạm Thị Thùy Linh 
Trường Đại học Điện lực 
Ngày nhận bài: 25/10/2018, Ngày chấp nhận đăng: 20/12/2018, Phản biện: TS. Nguyễn Lê Cường 
Tóm tắt: 
Bài báo tập trung phân tích khả năng chịu lỗi của sơ đồ Double- Boost năm mức, khi có hiện tượng 
hư hỏng van bán dẫn trong mạch, qua đó khẳng định khả năng làm việc liên tục sau sự cố của bộ 
biến đổi, ngoài các ưu điểm vượt trội đã biết của sơ đồ bộ biến đổi đa mức. Trong bài báo này, tác 
giả đã tính toán và xây dựng mô hình điện và nhiệt của các phần tử bán dẫn công suất để kiểm 
chứng khả năng mang tải sau sự cố của các van bán dẫn công suất. Mạch phát hiện sự cố cũng 
được tác giả thiết kế và mô phỏng. Cuối cùng mô hình mô phỏng sơ đồ Double Boost năm mức vận 
hành bình thường và sự cố đã được thực hiện trên phần mềm chuyên dụng PSIM và đã kiểm chứng 
tốt nghiên cứu của tác giả. 
Từ khóa: 
Khả năng chịu lỗi, bộ biến đổi tĩnh, điều chế độ rộng xung, bộ biến đổi đa mức. 
Abstract: 
The article focuses on the fault tolerance of a five- level Double-Boost converter, where a failure 
appears on the semiconductor device, thereby confirming the possibility of non-stop operation after 
fault, supplement advantage behavior besides many advantages of multilevel converters. This paper 
has calculated and modeled the electrical and thermal models of power semiconductors to verify the 
load carrying capability of the power semiconductor devices in the abnormal case. The fault 
detection circuit is also designed and simulated. Lastly, the simulation of the five- level Double Boost 
converter with electrical and thermal models in normal and fault operation was realized on the PSIM 
software to verify the work. 
Keywords: 
Fault tolerant, Static converter, Pulse Width Modulation, Multilevel converter. 
1. MỞ ĐẦU 
Ngày nay, phần lớn các hệ thống năng 
lượng điện sử dụng các bộ biến đổi đa 
mức để có được điện năng hiệu suất cao. 
Các hệ thống này cũng phải làm việc tin 
cậy, an toàn, liên tục trong suốt thời gian 
làm việc thậm chí cả khi có lỗi hư hỏng 
xuất hiện trong một hay nhiều phần tử của 
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
Số 17 51 
mạch công suất. Yêu cầu về độ tin cậy 
này có được một mặt là nhờ công nghệ 
van bán dẫn, một mặt nhờ thiết kế các cấu 
trúc sơ đồ mới đáp ứng được yêu cầu như 
trên. Ta biết rằng các sơ đồ chỉnh lưu 
được sử dụng như là giao diện giữa lưới 
xoay chiều AC và tải một chiều DC. 
Không giống như các sơ đồ chỉnh lưu 
truyền thống (sơ đồ chỉnh lưu cầu, tia) 
sử dụng điôt hay thyristor làm méo dạng 
tín hiệu nguồn và có lượng sóng hài rất 
cao. Chính vì vậy có rất nhiều nghiên cứu 
để cải thiện chất lượng điện năng của các 
bộ chỉnh lưu AC/DC [1-3]. Trong bài báo 
này, tác giả đề cập đến cấu trúc sơ đồ năm 
mức PFC cho phép cải thiện thành phần 
sóng hài của dòng điện xoay chiều để có 
được hệ số công suất gần 1 và tăng mức 
điện áp DC ở giá trị lớn hơn điện áp AC 
[4], kết quả ở [4] rất khả quan cho thấy 
khi bị sự cố sơ đồ sẽ chuyển sang cấu trúc 
bốn mức thay vì năm mức, tuy nhiên để 
đảm bảo khả năng làm việc sau sự cố của 
sơ đồ thì tác giả sẽ nghiên cứu trạng thái 
làm việc sau sự cố, tình trạng van bán 
dẫn, khả năng tăng nhiệt để đảm bảo sự 
làm việc bền vững của các van bán dẫn 
cũng như cả cấu trúc mạch trong trạng 
thái sự cố. Tác giả sẽ trình bày hoạt động 
của sơ đồ, cùng với phương pháp điều 
khiển PWM (Pulse Width Modulation), 
đề xuất mô hình nhiệt và mô hình điện, 
thiết kế sơ đồ mạch phát hiện lỗi hư hỏng 
van ở dạng tổng trở thấp trên cơ sở đó 
thực hiện tính toán và mô phỏng hoạt 
động của sơ đồ trong chế độ vận hành 
bình thường và sự cố van công suất. 
Trong nghiên cứu này, mạch mô phỏng 
được thực hiện với phần điều khiển bao 
gồm một mạch điều khiển dòng điện đầu 
vào và ba mạch điều khiển điện áp đầu ra. 
Mạch điều khiển dòng điện cho phép 
giảm méo dòng diện và nâng cao hệ số 
công suất của bộ biến đổi. Phân tích 
nguyên lý và kết quả mô phỏng bộ biến 
đổi trong chế độ làm việc bình thường 
bằng phần mềm PSIM được trình bày 
trong phần 2. Van bán dẫn có điều khiển 
là thành phần xung yếu nhất vì thế kết quả 
nghiên cứu mô hình nhiệt được thực hiện 
và trình bày trong phần 3 để kiểm tra khả 
năng mang tải khi hư hỏng của các van. 
Phần 4 trình bày sơ đồ thiết kế và mô hình 
mô phỏng mạch phát hiện lỗi van 
transisto và điôt. Các kết quả phân tích 
hoạt động của sơ đồ trong chế độ làm việc 
bình thường và sự cố ứng với hai dạng sự 
cố điển hình trên transitor và điôt được 
trình bày trong phần 5 và cuối cùng phần 
6 là kết luận chung của toàn bộ nghiên 
cứu. 
2. SƠ ĐỒ DOUBLE- BOOST 5 MỨC 
VÀ PHƯƠNG PHÁP ĐIỀU KHIỂN 
Sơ đồ Double Boost 5 mức (hình 1) mở 
rộng từ sơ đồ Double Boost (DB) 3 mức 
được nghiên cứu nhiều ở mức trung áp 
bởi vì ưu điểm mở rộng trực tiếp sang sơ 
đồ ba pha, mật độ tổn thất thấp, điện áp 
định mức của các van bán dẫn giảm một 
nửa so với sơ đồ 3 mức cùng công suất 
trong chế độ làm việc bình thường và đặc 
biệt nó cải thiện THD của điện áp vào 
mạch. Sơ đồ 5 mức DB gồm 4 nhóm 
chuyển mạch, trong cấu trúc của nó có 
thêm một tụ nổi cho việc dẫn dòng dương 
và một tụ nổi cho việc dẫn dòng âm. Ở 
đây tác giả lựa chọn van bán dẫn có điều 
khiển 600 V (MOS APT60N60BCSG) 
cho điện áp bus DC 800V để các van có 
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
52 Số 17 
thể chịu được điện áp khi có sự cố trong 
mạch. Các van bán dẫn trong sơ đồ thiết 
kế và các thông số chính được trình bày 
trong bảng 1. Tuy nhiên, các tụ nổi được 
thiết kế với điện áp VDC/2 và duy trì công 
suất trong một nửa chu kì tần số xoay 
chiều. Ở đây tác giả đặc biệt quan tâm đến 
việc điều khiển ở tần số cao, khi tần số 
chuyển mạch Fsw lớn hơn 20 kHz, thì sẽ 
giá trị tụ sẽ giảm qua đó giảm năng lượng 
tích trữ cũng như giá thành của mạch, 
dòng điện hiệu dụng nhỏ (ví dụ 20 µF- 40 
mJ/A đối với điện áp 200 V). 
Hình 1. Sơ đồ Double Boost 5 mức (230VAC-400 Hz / 800 V DC; Fsw= 40 kHz) 
Hình 2. Nguyên lý điều chế của mạch Double Boost 5 mức 
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
Số 17 53 
Hình 3. Các dạng sóng điện áp và dòng điện chính của mạch Double Boost 5 mức 
Nguyên lý điều chế và các dạng sóng điện 
áp Vinput 5 mức, điện áp nguồn vào xoay 
chiều VAC và dòng điện đầu vào IL có 
dạng sin mà không cần đến bộ lọc đầu 
vào được trình bày ở hình 2 và 3. 
Bảng 1. Các thông số chính của van 
Tên van bán dẫn RDSON 
[mΩ] 
125°C 
Vdo 
[mV] 
125°C 
Rd[mΩ] 
125°C 
Transitor Mos 
APT60N60BCSG 
57 625 170 
Điôt SiC Schottky 
600V 
GP2DO20A060B 
 800 41 
Điôt chỉnh lưu 
600V 
APT30DS60B 
 1000 35,7 
3. MÔ HÌNH NHIỆT CỦA TRANSISTO 
MOS VÀ KIỂM TRA NHIỆT ĐỘ CỦA 
VAN BÁN DẪN Ở CHẾ ĐỘ XÁC LẬP 
Mô hình nhiệt (hình 5) của transisto MOS 
được tác giả đề xuất sau đây theo sự phân 
tích van bán dẫn đến từ công ty SEPHA 
(hình 4), điện trở và tụ của mỗi lớp thể 
hiện cấu tạo của Transitor MOS 
APT60N60BCSG. 
Hình 4. Cấu tạo của Transitor Mos 
APT60N60BCSG 
Hình 5. Mô hình nhiệt của Transitor Mos 
APT60N60BCSG 
Giả thiết rằng sự truyền sóng của dòng 
năng lượng theo hướng hình tháp (hình 
6), điều đó sẽ cho phép tính toán các điện 
trở nhiệt và các tụ nhiệt ở mỗi lớp, ta có 
phương trình cơ bản sau: 
;)(;
)(
1
00
c
pth
c
th dxxSCC
xS
dx
R 

(1) 
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
54 Số 17 
Trong đó: 
λ : độ dẫn nhiệt của mỗi lớp; 
ρ : năng lượng khối của mỗi lớp; 
Cp : nhiệt khối của mỗi lớp; 
S : mặt cắt của mỗi lớp. 
Với:
)().()( 21 xaxaxS 
α : góc không đổi ≈45° 
c
ab
c
ab
consttg
22
2211 
(2) 
Như vậy ta có: 
 xtgaxaxtgaxa 2)(;2)( 2211 (3) 
Hình 6. Sơ đồ tái cấu trúc các kích thước 
của mỗi lớp cấu tạo của transisto Mos 
Cuối cùng ta có được kết quả tính toán 
của điện trở và tụ nhiệt theo các công thức 
(4) và (5) như sau: 
))((
ln
.
1112
12
21
abaa
ab
ab
c
Rth

(4) 
Và: 
3
)(
2
))(( 2111121
21
ababaa
aacCC pth 
(5) 
Ta có kết quả tính toán các thông số của 
mô hình ở hình 5 được thể hiện ở bảng 2. 
Tác giả thực hiện mô phỏng sơ đồ cấu 
trúc Double- Boost 5 mức với mô hình 
điện và nhiệt. Kết quả mô phỏng thể hiện 
trên bảng 3 đã khẳng định rằng các van 
bán dẫn có thể tiếp tục làm việc với một 
sự tăng nhiệt độ chấp nhận được. Và van 
bán dẫn kề cận van bị lỗi sẽ phải chịu sự 
tăng nhiệt độ hơn, các phần tử trong nhóm 
chuyển mạch không bị lỗi sẽ phải chịu 
gấp đôi điện áp cho nên tổn thất khi 
chuyển mạch ít nhất sẽ bị tăng gấp đôi. 
Bảng 2. Tổng hợp các kết quả tính toán 
điện trở nhiệt và tụ nhiệt của transisto Mos 
APT60N60BCSG 
 Rth[K/W] Cth [J/K] 
Độ dày của chip 
165 µm 
1,602.10
-2
 1,847.10
-2
Độ dày mối hàn 
74 µm 
2,35.10
-2
 6,984.10
-3
Độ dày đế 
1,85 µm 
4,487.10
-2
 6,862.10
-1
Bảng 3. Nhiệt độ chip của Mos h_p (ΔTchip1) 
và nhiệt độ chip của Mos b_p (ΔTchip2) 
khi có sự cố xuất hiện trên Mos h_p 
Sự cố trên Mos Mh_p 
Cf 
[µF] 
Điện trở 
sự cố 
[Ω] 
ΔTchip1 
ΔTchip2 
Quá độ 
Xác 
lập 
40 
0,.1 5 3 27 
0,5 12 4 27 
70 
0,1 7 2 27 
0,5 18 4 27 
Kết quả đạt được ở bảng 3 và 4 được giải 
thích như sau: năng lượng tích lũy trong 
tụ Cf càng lớn, thì sự tăng nhiệt độ trong 
transisto MOS Mh_p càng mạnh. Đặc 
biệt trong trường hợp sự cố của điôt ta 
thấy rằng : điện trở van sự cố càng lớn thì 
điện áp đặt lên transisto Mos Mh_p càng 
giảm và nhiệt độ van càng nhỏ. Do vậy 
giải pháp ở đây của tác giả là giảm thiểu 
giá trị của tụ Cf đó chính là lí do vì sao tác 
giả điều khiển mạch ở tần số cao. 
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
Số 17 55 
Bảng 4. Nhiệt độ chip của MOS h_p (ΔTchip1) và nhiệt độ chip của MOS b_p (ΔTchip2) 
khi có sự cố xuất hiện trên điôt Dh_p 
* : trường hợp Mos được điều khiển ON sau sự cố nhờ bộ phát hiện lỗi 
Sự cố trên điôt Dh_p 
Cf 
[µF] 
Điện trở 
sự cố [Ω] 
ΔTchip1 
ΔTchip2 ΔTchip2* 
Quá độ Quá độ* Xác lập Xác lập* 
40 
0,1 38 33 6 4 26 25 
0,5 17 14 5 4 26 25 
70 
0,1 62 58 6 5 27 25 
0,5 26 22 5 4 27 25 
4. THIẾT KẾ MẠCH PHÁT HIỆN SỰ CỐ 
VÀ MÔ PHỎNG TRÊN PSIM 
4.1. Mạch phát hiện lỗi khi xuất hiện 
sự cố trên transisto Mos 
Nguyên lý vận hành của mạch phát hiện 
sự cố khi có một lỗi hư hỏng trên transisto 
Mos dựa vào việc phát hiện không có điện 
áp trên van khi mà xuất hiện tín hiệu điều 
khiển khóa van. Để mạch tin cậy, bộ phát 
hiện lỗi sẽ tác động sau khoảng thời gian 
Δt (5µs) (hình 7). Mô hình mô phỏng thực 
hiện trên PSIM được thể hiện ở hình 9. 
Hình 7. Nguyên lý vận hành của mạch phát 
hiện sự cố transitor MOS 
4.2. Mạch phát hiện lỗi khi xuất 
hiện sự cố trên điôt 
Nguyên lý vận hành của mạch phát hiện 
sự cố khi có một lỗi hư hỏng trên điôt dựa 
vào việc tại thời điểm mở van transisto 
Mos: điện áp ở hai đầu của van Mos phải 
giảm về xấp xỉ không (IcRdson), trong 
trường hợp ngược lại điện áp này bằng 
với điện áp của nhóm chuyển mạch (dòng 
bão hòa Ipot chế ngự), có nghĩa rằng có 
một lỗi hư hỏng tổng trở thấp xuất hiện 
trong điôt (hình 8). 
Để mạch tin cậy, bộ phát hiện lỗi sẽ tác 
động sau khoảng thời gian Δt (5µs). Mô 
hình mô phỏng thực hiện trên PSIM được 
thể hiện ở hình 9. 
Hình 8. Nguyên lý vận hành của mạch 
phát hiện sự cố điôt 
Mô hình mô phỏng mạch phát hiện sự cố 
được thực hiện trên PSIM như sau: 
Figure A4.1. Nguyên lý vận hành của mạch phát hiện 
sự cố transito MOS 
Lỗi 
VGS 
VDS t 
t 
t 
15V 
Bình thường 
5µs 
1.2.sự cố trên Điôt 
Nguyên lý vận hành của mạch phát 
hiện sự cố khi có một lỗi hư hỏng trên 
Điôt dựa vào việc tại thời điểm mở 
van transisto Mos : điện áp ở hai đầu 
của van Mos phải giảm về xấp xỉ 
không (IcRdson), trong trường hợp 
ngược lại điện áp này bằng với điện áp 
của nhóm chuyển mạch (dòng bão hòa 
Ipot chế ngự), có nghĩa rằng có một lỗi 
hư hỏng tổng trở thấp xuất hiện trong 
điôt. 
Để mạch tin cậy, bộ phát hiện lỗi sẽ 
tác động sau khoảng thời gian Δt 
(5µs). Mô hình mô phỏng thực hiện 
trên PSIM được thể hiện ở hình  
Figure A4.3. Nguyên lý vận hành của mạch phát hiện sự cố 
điôt 
Sự cố 
Bình thường 
VGS 
VDS 
Tín hiệu phát hiện sự cố 
t 
t 
t 
5µs 
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
56 Số 17 
Hình 9. Mô phỏng mạch phát hiện lỗi transisto Mos và điôt trên phần mềm PSIM 
5. PHÂN TÍCH VÀ MÔ PHỎNG TRẠNG 
THÁI HOẠT ĐỘNG CỦA SƠ ĐỒ 
DOUBLE- BOOST 5 MỨC KHI XUẤT 
HIỆN LỖI HƯ HỎNG CỦA TRANSISTO 
VÀ ĐIÔT 
Dựa trên các kết quả nghiên cứu ở [5-6], 
phần này tác giả nghiên cứu và phân tích 
các dạng sóng và các ràng buộc của bộ 
biến đổi công suất Double-Boost năm 
mức để khẳng định nó có thể tiếp tục vận 
hành khi có lỗi điều khiển hoặc lỗi vật lý 
transisto và điôt. 
5.1. Mô phỏng mô hình điện của van 
bán dẫn trong trường hợp sự cố 
Mô hình mô phỏng điện của transitor 
MOS APT60N60BCSG được tác giả đề 
xuất trên hình 10. 
Hình 10. Mô hình các thành phần của Transisto MOS khi có sự cố 
Trong trường hợp hư hỏng vật lý của 
Transisto Mos, một điện trở có giá trị nhỏ 
được kết nối song song trong mô hình mô 
phỏng (hình 10) , tương tự như vậy ta có 
mô hình vật lý của điôt trong trường hợp 
sự cố như sau (hình 11): 
Hình 11. Mô hình các thành phần của điôt 
khi có sự cố 
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
Số 17 57 
5.1. Mô phỏng trạng thái hoạt động 
của mạch PFC DB 5 mức ứng 
với trường hợp có lỗi xuất hiện 
trên transisto MOS 
Nếu Mh_p hư hỏng ở dạng điện trở thấp, 
điôt kết hợp với transisto trong cùng một 
nhóm chuyển mạch sẽ bị khóa cho đến 
khi điện áp ở hai đầu tụ Cf1 còn dương. 
Nhóm chuyển mạch này sẽ không hoạt 
động nữa và trong tụ sẽ xuất hiện dòng 
điện một chiều âm làm phóng điện tụ 
(chuyển ngược năng lượng về nguồn). 
Đến thời điểm phóng điện hoàn toàn, bộ 
biến đổi chuyển hoàn toàn từ 5 mức 
xuống 4 mức (hình 12). Transisto bị sự cố 
mắc nối tiếp với Mb_p, nó sẽ có cùng 
dòng điện chạy qua và có tổn thất nhiệt, 
trừ có một dao động nhỏ xuất hiện do có 
một mạch vòng kí sinh “nạp- phóng” 
năng lượng nhỏ của Cf1 (hình 13).Việc 
phóng điện Cf1 làm tăng gấp đôi điện áp 
trên nhóm chuyển mạch thứ 2, việc này 
được chấp nhận bởi vì trong thiết kế đã 
chọn các linh kiện bán dẫn có điện áp 
định mức 600 V đối với điện áp bus một 
chiều là 800 V. Các linh kiện bán dẫn 
hoạt động bình thường ở nửa chu kì âm 
của dòng điện lưới và trong thiết kế của 
sơ đồ khi sự cố xảy ra đến nhóm chuyển 
mạch 1 thì nhóm chuyển mạch 3 và 4 
không bị ảnh hưởng gì. Đó là một điểm 
mạnh nổi bật của sơ đồ Double-Boost 5 
mức.
Hình 12. Kết quả mô phỏng các tín hiệu điện áp, dòng điện 
và tín hiệu điều chế của sơ đồ Double Boost khi có sự cố trên transisto MOS 
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
58 Số 17 
Hình 13. Kết quả mô phỏng các tín hiệu điện áp, dòng điện 
và tín hiệu điều chế của sơ đồ PFC Double Boost khi có sự cố trên transisto MOS Mh_p: Zoom 
hoạt động của mạch khi điện áp tụ nổi 1 Vcf1≈ 0 
5.2. Mô phỏng trạng thái hoạt động 
của mạch PFC DB 5 mức ứng với 
trường hợp có lỗi xuất hiện trên điôt 
Ta giả thiết rằng khi có lỗi vật lý của điôt, 
điôt này sẽ hư hỏng ở dạng điện trở thấp. 
Vào thời điểm sự cố, transisto MOS bị 
ngắn mạch cùng với tụ Cf1 và dòng điện 
trong transisto MOS bão hòa ở dòng Ipot 
gây ra phóng điện rất nhanh của tụ Cf1, 
điện áp chuyển từ 5 mức thành 4 mức 
(hình 14). 
Hình 14. Kết quả mô phỏng các tín hiệu điện áp, dòng điện của sơ đồ Double Boost 
khi có sự cố trên điôt Dh_p 
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
Số 17 59 
Như vậy, trong trường hợp lỗi hư hỏng 
vật lý của transisto: transisto bị lỗi sẽ chịu 
dòng điện dẫn và dòng điện chuyển mạch 
của transisto lân cận được mắc nối tiếp, 
được lọc theo hiệu ứng Snubber có từ Cf1. 
Cho nên trong phần tiếp theo tác giả sẽ 
tính toán đánh giá tổn thất dự thừa trên 
transisto bị lỗi, từ đó đánh giá được đặc 
tính hoạt động theo thời gian. 
Còn trong trường hợp lỗi vật lý của điôt: 
trong một nhóm chuyển mạch có van bị 
hỏng, transisto giới hạn dòng điện phóng 
của tụ nhưng sẽ áp một khoảng quá tải do 
mạch vòng dư nạp - phóng của tải trên tụ. 
Chính vì vậy tác giả đã đề xuất điều khiển 
giữ trạng thái dẫn của transisto bởi bộ 
phát hiện lỗi khi có sự cố trên điôt. 
5. KẾT LUẬN 
Bài báo đã phân tích trạng thái làm việc 
bình thường và sự cố của sơ đồ Double- 
Boost 5 mức. Từ cấu tạo của linh kiện 
transisto Mos APT60N60BCSG và kết 
quả phân tích đến từ công ty SEPHA tác 
giả đã xây dựng mô hình nhiệt và kiểm tra 
nhiệt độ của van bán dẫn ở chế độ xác lập, 
qua đó cho thấy với mạch tiêu chuẩn 
4 kW; 230VAC/800 VDC, các van bán 
dẫn hoàn toàn tiếp tục làm việc được sau 
sự cố với một sự tăng nhẹ nhiệt độ chấp 
nhận được. Tác giả cũng xây dựng được 
nguyên lý mạch phát hiện lỗi và mô 
phỏng bằng phần mềm mô phỏng chuyên 
dụng PSIM. Mô hình mô phỏng cuối cùng 
để kiểm tra các đặc tính hoạt động của 
mạch Double - Boost 5 mức được thực 
hiện với mô hình điện của transisto Mos 
và điôt được tác giả sử dụng công cụ 
PSIM. Bài báo đã chỉ ra rằng, với sự cố 
của các van bán dẫn chuyển mạch, là nơi 
xung yếu nhất của mạch điện tử công suất 
thì bộ biến đổi DB 5 mức vẫn chấp nhận 
sự cố đầu tiên xảy ra trong mạch và tiếp 
tục hoạt động với toàn bộ công suất mà 
không cần tới một sự tác động bên ngoài 
nào về phía mạch lực, qua đó khẳng định 
tính tin cậy và khả năng dự phòng sau sự 
cố của sơ đồ công suất. Hướng tiếp theo 
của tác giả sẽ là mở rộng sơ đồ lên các 
mức cao hơn và chuyển từ mô phỏng 
tương tự sang mô phỏng số. 
TÀI LIỆU THAM KHẢO 
[1] Le Claire J.C, Radouane A., Ginot N., Moreau R., “Simple Topology and Current Control for Fast 
AC/DC Converter with Unity Power Factor”, 11th International Power Electronics and Motion 
Control Conference, Riga, Latvia, 2-4 September 2004, CDROM ref. ISBN 9984-32-010-3. 
[2] B. Singh, K. Al Haddad, A. Pandey, D. P. Kothari, “A Review of Single-Phase Improved Power 
Quality AC/DC Converters”, IEEE Transactions on Industrial Electronics, Vol.50, N°5, pp 962-981, 
October 2003. 
[3] M.L. Heldwein, M.S. Ortmann, S.A. Amusa,“Single-phase PWM Boost-type Unidirectional 
Rectifier Doubling the Switching Frequency”, 13thEuropean Conference on Power Electronics and 
Applications, EPE 2009, Sept. 8-10, Barcelona, Spain, 2009. 
[4] L. Pham, F. Richardeau, H. Helali, G. Gateau, M. Cousineau, M. Iturriz, '5-level Double-Boost PFC 
with Fault-Tolerant Capability', 13th European Power Electronic Conf., Barcelona, Spain , 2009. 
[5] Hui Liu, Ke Ma, Chao Wang & Frede Blaabjerg (2016) Fault Diagnosis and Fault-tolerant Control 
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
60 Số 17 
of Modular Multi-level Converter High-voltage DC System: A Review, Electric Power Components 
and Systems, 44:16, 1759-1785, DOI: 10.1080/15325008.2016.1198439. 
[6] Thi Thuy Linh Pham; Richardeau, F.; Gateau, G. ‘Real-Time Monitoring for a Five-Level Double-
Boost Power Factor Controller Including Postfault Reconfiguration’, Industrial Electronics, IEEE 
Transactions on, Page(s): 4128 - 4135 Volume: 60, Issue: 9, Sept. 2013. 
Giới thiệu tác giả: 
Tác giả Phạm Thị Thùy Linh nhận bằng Thạc sĩ tại Trường Đại học Kỹ thuật Quốc 
gia ENSEEIHT (Ecole Nationale Supérieure d’Electrotechnique, d’Electronique, 
d’Hydraulique de Toulouse), Toulouse, Cộng hòa Pháp vào năm 2008; nhận bằng 
Tiến sĩ tại Đại học Bách khoa Kỹ thuật Toulouse (Institut National Polytechnique 
de Toulouse) Cộng hòa Pháp vào năm 2011. 
Tác giả hiện là giảng viên Khoa Điều khiển và Tự động hóa - Trường Đại học 
Điện lực. 
Lĩnh vực nghiên cứu: các bộ biến đổi đa mức, điều khiển số và chẩn đoán lỗi. 
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ NĂNG LƯỢNG - TRƯỜNG ĐẠI HỌC ĐIỆN LỰC 
(ISSN: 1859 - 4557) 
Số 17 61