Giáo trình Vi mạch – Điện tử số (Phần 2)

 77
CHƯƠNG 5 CÁC HỆ LOGIC TỔ HỢP 
5.I. KHÁI NIỆM 
Trong các thiết bị số, sự gia công và biến đổi thông tin được thực hiện nhờ các hệ thống 
mạch logic tổ hợp (combinational logic) mà một số chức năng chính của chúng như sau: 
Trong các khâu biến đổi thông tin, các hệ logic tổ hợp có thể thực hiện chức năng chuyển 
đổi từ mã số này sang mã số khác hoặc chuyển đổi mã từ dạng song song sang dạng nối tiếp và 
ngược lại... 
Trong các khâu gia công thông tin, các hệ logic tổ hợp có thể thực hiện nhiều chức năng 
khác nhau như giải mã, chọn kênh, phân kênh, hoặc thực hiện các phép tính số học trên cơ sở 
các mã số khác nhau... 
Trong thực tế kỹ thuật, các hệ logic tổ hợp thường được sử dụng phối hợp với các thiết bị 
số khác, hoặc các thiết bị tương tự để tạo ra các thiết bị hệ lai nhiều chức năng. Các hệ logic tổ 
hợp chỉ sử dụng chủ yếu các cổng logic. Trong khâu biến đổi thông tin, các hệ logic tổ hợp có 
thể chuyển đổi từ mã hệ này sang mã số hệ khác. 
Nó có sơ đồ khối tổng quát như hình 5.1 
Hình 5.1: Sơ đồ khối tổng quát hệ logic tổ hợp 
Hệ logic tổ hợp có n lối vào m lối ra. Mỗi lối ra là một hàm của các biến đầu vào theo 
phương trình tổng quát: Y0 = f1 (x0, x1,, xn) 
Y1 = f2 (x0, x1,, xn) 
. 
Y2 = f3 (x0, x1,, xn) 
Như vậy, hàm ra của hệ logic tổ hợp chỉ phụ thuộc các biến đầu vào mà không phụ thuộc 
vào các trạng thái trước đó của hệ, nghĩa là trạng thái đầu ra được thiết lập ngay sau khi có tác 
động ở đầu vào. 
Hệ logic tổ hợp được sử dụng nhiều trong hệ thống số. Nó sẽ thực hiện những nhiệm vụ 
mà kết quả đầu ra chỉ là tổ hợp của các trạng thái đầu vào, như lập mã, giải mã, chuyển đổi 
mã...Trong chương này ta phân tích và nghiên cứu hoạt động của các ứng dụng đó. 
 78
5.2. MÃ HOÁ 
5.2.1Khái niệm: 
Để xử lý, chế biến các thông tin trong hệ thống số, ta chỉ có được các bit 1 và 0. Điều này 
làm cho chúng ta gặp nhiều khó khăn khi đọc và hiểu một chuổi dài và rất dài các con số 1,0 
đó. Vì vậy, thông tin đưa đến từ các dụng cụ biến đổi (Bàn phím, chuột ...) phải được mã hóa. 
Sau khi máy xử lý xong ta lại phải giải mã trước khi đưa ra chỉ thị. Việc này gọi là biến đổi mã, 
nó là phương tiện để chuyển đổi giữa ngôn ngử thường ngày ra ngôn ngử máy. 
Ta lấy ví dụ với sơ đồ khối một máy tính cầm tay (Hình 5.2) 
Hình 5.2: Sơ đồ khối một máy tính cầm tay 
Các số thập phân (từ 0 đến 9) được đánh vào từ bàn phím sẽ được bộ mã hóa biến thành 
các số nhị phân. Khối đơn vị tính toán tiến hành xử lý để cho một kết quả nhị phân. Khối giải 
mã chuyển số nhị phân thành số thập phân và đưa đến bộ chỉ thị hiện số bảy đoạn. 
Các bộ lập mã và giải mã là những bộ dịch mã điện tử, bộ mã hóa dịch ngôn ngữ thường 
ngày ra ngôn ngữ máy, bộ giải mã thì ngược lại . 
Để thực hiện việc mã hóa và giải mã ta dùng các hệ thống mạch logic tổ hợp. 
Chúng ta biết rằng, có thể sử dụng một nhóm mã hệ nhị phân có 4 chữ số để biểu điễn các 
con số hệ thập phân từ 0 đến 9, quá trình này được gọi là mã hóa. Ta cũng có thể mã hóa các 
chữ cái (A,B,C ..), các ký hiệu đặc biệt (&,%,#...) hoặc cả một tập lệnh của máy tính số .. 
Với một chuỗi các số hệ nhị phân có k chữ số ta sẽ có k2 bộ giá trị khác nhau có thể đại 
diện cho k2 ký hiệu hoặc lệnh cần mã hóa. Như vậy, nếu số ký hiệu hoặc số lệnh cần được mã 
hóa là N thì ta phải có : 
 kN 2≤ 
Có 2 trường hợp xảy ra : 
*N = 2k: Số bộ giá trị của nhóm mã gồm k chữ số vừa đủ để biểu điễn N ký hiệu . 
*N < 2k: Số bộ giá trị của nhóm mã gồm k chữ số nhiều hơn số ký hiệu hoặc số lệnh cần 
biểu diễn. Như vậy sẽ thừa một số giá trị không dùng đến gọi là số tổ hợp thừa, các tổ hợp thừa 
này có thể được dùng vào các mục đích khác nhau như phát hiện và sửa sai trong quá trình 
truyền thông tin. Trong một số trường hợp ta phải có biện pháp sửa sai khi các tổ hợp thừa này 
xuất hiện trong các kết quả tính toán. 
5.2.2.Bộ mã hóa thập phân- BCD77 
Bộ mã hóa thập phân ra mã BCD có nhiệm vụ biến đổi (dịch) tín hiệu hệ đếm cơ số 10 
sang mã BCD 8421. 
 Dùng 4 chữ số hệ nhị phân (ký hiệu là A3A2A1A0) để mã hóa các số từ 0 đến 9 của hệ 
Hiển thị Số thập phân Mã hóa Tính toán giải mã 
 79
mười theo mã BCD ta có : 
Số hệ 10 A3A2A1A0 
0 
1 
2 
3 
4 
5 
6 
7 
8 
9 
0 0 0 0 
0 0 0 1 
0 0 1 0 
0 0 1 1 
0 1 0 0 
0 1 0 1 
0 1 1 0 
0 1 1 1 
1 0 0 0 
1 0 0 1 
 Như vậy, một chữ số của mã BCD có thể xuất hiện nhiều lần dưới dạng 1 (hoặc 0) tại 
cùng một vị trí ứng với nhiều số khác nhau. Ta thấy chữ số ở vị trí B bằng 1 đối với các số 
2,3,6,7 hệ 10. Nhận xét này cho ta thấy rằng mạch mã hóa này có đặc tính của hàm OR và ta có 
thể viết (với dấu + là ký hiệu phép cộng logic ): 
 A1 = 2 + 3 + 6 + 7 
Vậy, muốn biến đổi các số thập phân từ 0 đến 9 sang mã BCD 8421 ta dùng 4 phần tử OR 
như sau : Bit : A0 = 1 + 3 +5 + 7 + 9 
 A1 = 2 + 3 + 6 + 7 
 A2= 4 + 5 + 6 + 7 
 A3= 8 + 9 
Ta có sơ đồ nguyên lý mạch mã hóa hệ 10 - BCD 8421 (Hình 5.3) 
Hình 5.3: Sơ đồ nguyên lý bộ mã hóa thập phân sang BCD 
 80
 Giả sử cần mã hoá số 3. Ta ấn phím số 3, một điện thế mức cao (+U) được cung cấp cho 
đường số 3 còn các đường khác không được cung cấp nên ở mức thấp (0V). Các đường ra A và 
B có điện thế ở mức cao còn các đường C và D vẫn ở mức điện thế thấp, nghĩa là ta có 0011 ở 
ngõ ra. 
 Thực tế, mạch mã hóa này được chế tạo thành một vi mạch, nó có sơ đồ khối tổng quát 
hoạt động như hình 5.4. 
Hình 5.4: Sơ đồ khối tổng quát bộ lập mã dùng vi mạch 
Khi có một đầu vào tác động, bộ lập mã tạo ra một từ nhị phân tương ứng ở lối ra và chỉ 
một mà thôi. Đối với bộ mã hóa dạng ưu tiên, khi có nhiều đầu vào tác động đồng thời thì từ 
logic ở lối ra sẽ ứng với đầu vào có số hạng cao nhất. Bộ mã hóa trên chỉ có 9 đầu vào từ 1 đến 
9 (không có số 0), tác dụng ở mức thấp tức là mức 0, biểu thị ở các vòng tròn ở lối vào. Bình 
thừơng chúng ở mức cao vì lối vào để lơ lửng. Lúc đó ngõ ra sẽ ứng với số 0 trong hệ đếm 10. 
Ngõ ra bình thường ở mức cao (hoặc1 logic), khi hoạt động thì ở mức thấp (hoặc 0 logic). 
Các bộ đảo ở lối ra để đưa các ngõ ra trở lại dạng thông thường. Như vậy, khi cả 9 đầu vào 
không có tín hiệu gì cả (ứng với tất cả ngõ vào đều là 1), các ngõ ra ở mức cao A3A2A1A0 đều ở 
mức 1. Nghĩa là số 0 ứng với ngõ ra là 1111 nhưng khi qua các bộ đảo sẽ thành 0000 phù hợp 
với dạng thông thường. Ta có bảng trạng thái của bộ mã hóa trên. 
Vào Ra 
1 2 3 4 5 6 7 8 9 
H H H H H H H H H 
X X X X X X X X B 
X X X X X X X B H 
X X X X X X B H H 
X X X X X B H H H 
X X X X B H H H H 
X X X B H H H H H 
X X B H H H H H H 
X B H H H H H H H 
B H H H H H H H H 
A3 A2 A1 A0 
H H H H 
B H H B 
B H H H 
H B B B 
H B B H 
H B H B 
H B H H 
H H B B 
H H B H 
H H H B 
 Chú thích: B: mức thấp (Bass), H: mức cao (Haut), X: Chỉ tín hiệu vào không tương thích 
 81
Để mạch hoạt động ta đưa vào đầu vào các xung vuông. Bộ mã hóa có đặc điểm là được 
tác động của số lớn nhất có tín hiệu vào thấp (B). Ví dụ nếu có một B ở 5 và 9 tín hiệu ra sẽ là 
1001 tương ứng với số thập phân 9. 
5.2.3.Bộ mã hóa bát phân – nhị phân 
Với cách làm tương tự ta có thể thiết kế bộ mã hóa bát phân – nhị phân 
5.3. GIẢI MÃ 
5.3.1 Khái niệm 
Giải mã là quá trình ngược lại quá trình mã hóa. Nghĩa là từ một bộ giá trị của các nhóm 
mã k chữ số hệ 2 ta tìm lại được 1 trong N ký hiệu hoặc lệnh tương ứng. 
 Trong bộ giải mã chỉ có một đầu ra có giá trị logic 1 ứng với một tổ hợp biến đầu vào 
nào đó, còn các đầu ra khác có giá trị logic 0. Đầu ra có giá trị 1 này sẽ kích hoạt bộ hiễn thị 
hoạt động, báo cho chúng ta biết kết quả ra. 
 Đầu ra bộ giải mã là 2, 3 hoặc 4 bit. Thí dụ bộ giải mã nhị - bát phân, có mã vào 3 bit và 
23 = 8 tổ hợp ở đầu ra cho 8 đầu ra từ 0 đến 7 (Hình 5.5) 
Hình 5.5: Sơ đồ khối tổng quát bộ giải mã nhị - bát phân 3 bit 
Thí dụ: Đầu vào:100 (số 4) thì đầu ra 4 sẽ có trạng thái 0 (trạng thái tác dụng), mọi đầu ra 
khác đều ở trạng thái 1. 
5.3.2. Bộ giải mã nhị-bát phân 
Bộ giải mã này có 3 biến đầu vào, 8 đầu ra và có bảng trạng thái: 
Đầu vào Đầu ra 
A2 A1 A0 
0 0 0 
0 0 1 
0 1 0 
0 1 1 
1 0 0 
0 1 2 3 4 5 6 7 
1 0 0 0 0 0 0 0 
0 1 0 0 0 0 0 0 
0 0 1 0 0 0 0 0 
0 0 0 1 0 0 0 0 
0 0 0 0 1 0 0 0 
 82
1 0 1 
1 1 0 
1 1 1 
0 0 0 0 0 1 0 0 
0 0 0 0 0 0 1 0 
0 0 0 0 0 0 0 1 
8 đầu ra, vào mỗi thời điểm chỉ có một đầu ở mức 1, còn các đầu ra còn lại ở mức 0. 
Từ bảng trạng thái ta thiết lập sơ đồ logic của bộ giải mã trên như sau (Hình 5.6) 
Hình 5.6: Sơ đồ logic bộ giải mã nhị - bát phân 
Khi sử dụng ta đưa điện áp vào đầu vào tương ứng để có mức 1. 
Thí dụ: Máy tính thực hiện xong phép tính và đưa kết quả vào bộ giải mã, giả sử điện áp 
vào A2 1A
r
 A0, lúc đó đầu ra của cổng AND 6 ở mức 1 còn các đầu ra các cổng AND khác ở 
mức 0, mức 1 này sẽ kích hoạt bộ chỉ thị làm hiển thị số 5. 
5.3.3. Bộ giải mã BCD ra thập phân 
Bộ giải mã BCD ra thập phân có nhiệm vụ chuyển mã BCD ở ngõ vào thành số thập phân 
tương ứng ở ngõ ra. Trong mỗi thời điểm chỉ có một đầu ra duy nhất hoạt động. Các đầu ra có 
 83
lắp các thiết bị chỉ thị (LCD , LED ...) để chỉ thị các kết quả ở ngõ ra. Các đầu ra đều hoạt động 
ở mức thấp, đầu ra ở trạng thái 0 là đầu ra có tác dụng (bình thường ở mức cao) vì vậy khi dùng 
ta phải đấu thêm các bộ đảo ở ngõ ra để điều khiển các chỉ thị thập phân thắp sáng . 
N = 4 nên bảng trạng thái có 16 hàng, chỉ sử dụng 10 hàng, 6 hàng còn lại không hiệu lực. 
Ta có bảng trạng thái sau: 
 Đầu vào BCD Đầu ra thập phân 
Số 
0 
1 
2 
3 
4 
5 
6 
7 
8 
9 
Không 
hiệu lực 
C D B A
B B B B
B B B H
B B H B
B B H H
B H B B
B H B H
B H H B
B H H H
H B B B
H B B H
H B H B
H B H H
H H B B
H H B H
H H H B
H H H H
0 1 2 3 4 5 6 7 8 9 
B H H H H H H H H H 
H B H H H H H H H H 
H H B H H H H H H H 
H H H B H H H H H H 
H H H H B H H H H H 
H H H H H B H H H H 
H H H H H H B H H H 
H H H H H H H B H H 
H H H H H H H H B H 
H H H H H H H H H B 
H H H H H H H H H H 
H H H H H H H H H H 
H H H H H H H H H H 
H H H H H H H H H H 
H H H H H H H H H H 
H H H H H H H H H H 
5.4. CÁC HỆ CHUYỂN ĐỔI MÃ 
Các hệ chuyển đổi mã có nhiệm vụ chuyển đổi từ một mã này sang một mã khác. Đầu vào 
là các mã nhị phân, đầu ra cũng là các mã nhị phân thuộc một mã khác. 
Thí dụ: bộ chuyển đổi nhị phân sang Gray, đầu vào là các số nhị phân, đầu ra cũng là các 
số nhị phân. Trong thực tế ta sử dụng nhiều bộ chuyển đổi mã khác nhau, sau đây là các bộ 
chuyển đổi mã thường gặp nhất . 
5.4.1.Bộ chuyển đổi mã BCD ra mã 7 thanh (seven segment) 
Sau khi tính toán các mã nhị phân BCD cần phải được biến đổi (dịch) ra số thập phân. 
Thiết bị dịch ngôn ngữ máy ra số thập phân là một thiết bị rất thông dụng trong mạch số. Trong 
kỹ thuật để thực hiện việc hiển thị các số từ 0 đến 9 người ta dùng một tập hợp gồm 7 thanh 
phát sáng. (Hình 5.7). 
Mỗi thanh phát sáng này có thể được điều khiển để được bật tắt một cách độc lập. Tùy 
theo số đoạn được bật sáng mà ta có được các chữ số từ 0 đến 9. 
 84
Hình 5.7: Đèn hiển thị 7 thanh dùng LED 
 Để chế tạo đèn 7 thanh ta có thể dùng nhiều phương pháp khác nhau, trong đó có 2 
phương pháp được sử dụng rộng rãi nhất: 
a/Phương pháp dùng L.E.D ( Light Emetting Diode) : 
LED hay còn gọi là Diode phát quang là một loại diode được chế tạo từ hợp chất bán dẫn 
Gali-Axênic hoặc Gali-Phospho. LED sẽ phát sáng khi phân cực thuận. 
Tùy theo chất chế tạo LED phát ra các màu khác nhau (đỏ , xanh lá cây ...). Ánh sáng 
phát ra, do hiện tượng kết hợp của điện tử và lổ trống, có cường độ sáng thay đổi theo cường 
độ dòng điện qua tiếp giáp (theo quan hệ phi tuyến). (Hình 5.8 a,b). 
Hình 5.8 a: Phân cực thuận LED sáng Hình 5.8b: Phân cực nghịch LED tắt 
Vì kích thước rất nhỏ nên với phương pháp này ta có thể chế tạo các đèn 7 thanh (là 7 
diode) với kích thước rất nhỏ. Các diode trong đèn thường có anode chung hoặc cathode chung 
để giảm nhỏ số dây nối ra ngoài. Hình 5.9 cho ta sơ đồ một đèn 7 thanh dùng LED có các 
cathode đấu chung và nối đất, vì vậy chân nào của LED có mức logic dương LED đó sẽ sáng 
lên. Để bảo vệ các diode, ta nên đấu nối tiếp một điện trở R với mỗi LED. 
Hình 5.9: Đèn 7 thanh dùng LED cathode chung 
 85
b/Phương pháp dùng LCD ( Liquid Crystal Display ) 
 Dùng LED tuy tiêu hao năng lượng đã nhỏ nhưng vẫn còn khá cao (gần 20 mA cho mỗi 
LED), nên hiện nay người ta dùng loại tinh thể lỏng LCD. Tinh thể lỏng LCD gồm 2 miếng 
thủy tinh xếp song song với nhau, ở giữa là dây dẫn và hỗn hợp tinh thể lỏng được tạo thành 
hình dáng cần thiết (dạng điểm hoặc dạng thanh). 
Khi có tác dụng của điện trường, hỗn hợp tinh thể lỏng sẽ đổi màu khiến cho mắt ta có thể 
trông thấy được, Hiển thị kiểu này tiêu thụ rất ít năng lượng cho nên được dùng rất phổ biến. 
Chúng có thể được sử dụng để chế tạo thành những màn hình lớn chứa hàng triệu điểm cũng 
như các đèn 7 thanh như đèn LED. Khác với đèn LED khi sử dụng LCD cần có một tín hiệu 
“mặt sau” (backplane) dạng sóng vuông với tần số từ 30 Hz đến 200 Hz . 
Hình 5.10 là bộ chuyển đổi mã BCD ra mã 7 thanh thông dụng . 
Hình 5.10 : Bộ chuyển đổi mã BCD - 7 thanh 
Bộ chuyển đổi mã trên là vi mạch 7447A. Đầu vào là BCD 4 bit và 3 đầu vào phụ, trong 
đó LT (Lamp Test) là đầu vào thử đèn, LT sẽ cho các thanh vào mạch làm việc để xem sự hoạt 
động của đèn. Hình 5.11 cho ta thấy việc hiễn thị các số thập phân từ 0 đến 9 dùng 7 đoạn. 
 Hình 5.11: Hiễn thị các số thập phân từ 0 – 9 dùng dụng cụ 7 đoạn 
 c/Bộ chuyển đổi mã BCD sang 7 đoạn: 
Bộ chuyển đổi mã BCD sang 7 đoạn có ký hiệu như nhình 5.12 
Hình 5.12: Ký hiệu bộ chuyển đổi mã BCD – 7 đoạn 
 86
Theo hình 5.12, ta thấy một đoạn sẽ hiễn thị cho nhiều chữ số. 
Thí dụ: đoạn a sẽ hiễn thị cho các số 0,2,3,5,7,8 hoặc 9. vì vậy, ta có thể viết cho cả 7 
đoạn nhu sau: 
a = Σ (0,2,3,5,6,7,8,9) 
b = Σ (0,1,2,3,4,7,8,9) 
c = Σ (0,1,3,4,5,6,7,8,9) 
d = Σ(0,2,3,5,6,8,9) 
e = Σ(0,2,6,8) 
f = Σ(0,4,5,6,8,9) 
g = Σ(2,3,4,5,6,8,9) 
Để thực hiện việc chuyển đổi mã BCD sang 7 đoạn, ta dùng các vi mạch 7447, 74247 các 
LED được mắc anode chung, hoặc 7448, 4511 các LED được mắc Cathode chung. Mỗi IC sẽ 
điều khiển để LED hiễn thị từ 0 đến 9. Các điện trở được thêm vào để nhằm bảo vệ các đoạn. 
Hình 5.13 cho ta một sơ đồ sử dụng vi mạch chuyển đổi 7448 . 
Đầu vào RBI (Ripple Blanking Input): Đầu vào xóa nối tiếp. 
Đầu vào LT (Light Test): Dùng để thử hoạt động của các đoạn 
Hình 5.13: Mạch chuyển đổi mã BCD – 7 đoạn dùng IC 7448 
 5.4.2.Chuyển đổi mã hệ 2 – Gray 
 Chương 2 ta đã biết phương pháp lý thuyết chuyển đổi nhị phân sang mã Gray. Thí dụ 
chuyển số nhị phân 1011 sang mã Gray 
 101 
 1011 
 1110 
 87
Theo yêu cầu của phép chuyển đổi, ta thấy chỉ có cổng XOR mới đáp ứng việc chuyển 
đổi. Từ các cổng logic Exclusive OR (XOR), ta có thể xây dựng mạch chuyển đổi mã nhị phân 
sang mã GRAY. Nếu số nhị phân có n bit thì số cổng XOR sử dụng: n - 1. 
Sơ đồ nguyên lý bộ chuyển đổi số nhị phân 1011 sang mã Gray ở hình 5.14 
Hình 5.14: Mạch logic chuyển đổi nhị phân – Gray 
Số nhị phân cần chuyển có 4 bit nên ta dùng 3 cổng XOR. Đầu vào cổng XOR trước nối 
vào đầu vào cổng XOR tiếp theo. 
5.4.3.Chuyển đổi mã Gray sang nhị phân 
Từ phương pháp lý thuyết chuyển đổi mã Gray sang nhị phân. Thí dụ: chuyển mã Gray 
1110 sang số nhị phân 101 
 1110 
 1011 
Ta thấy cổng logic cần sử dụng chính là cổng XOR. Số  ... ...................................... 26 
2.1.2.Phân loại thông tin ............................................................................................................... 26 
2.1.3. Mã ( code ) ............................................................................................................................ 27 
2.2. CÁC HỆ THỐNG ĐẾM SỐ : ................................................................................................... 27 
2.2.1. Định nghĩa : ......................................................................................................................... 27 
2.2.2. Nguyên lý chung của các hệ đếm :...................................................................................... 29 
2.2.3. Phương pháp chuyển đổi giữa các hệ đếm :....................................................................... 30 
2.3. CÁC MÃ NHỊ PHÂN ĐẶC BIỆT ............................................................................................ 32 
2.3.1. Mã BCD (Binary Coded Decimal )...................................................................................... 33 
2.3.2. Mã Gray ................................................................................................................................ 34 
2.3.3. Mã đếm vòng ........................................................................................................................ 35 
2.3.4. Mã ký tự................................................................................................................................ 35 
2.4. CÁC PHÉP TÍNH SỐ HỌC TRONG HỆ NHỊ PHÂN .......................................................... 37 
2.4.1. Phép cộng nhị phân ............................................................................................................. 37 
2.4.2. Phép trừ nhị phân ................................................................................................................ 37 
2.4.3. Phép nhân nhị phân ............................................................................................................ 39 
2.4.4. Phép chia nhị phân .............................................................................................................. 40 
2.5. PHÉP CỘNG BCD..................................................................................................................... 40 
2.5.1: Cộng hai mã BCD có kết quả nhỏ hơn 10: ........................................................................ 40 
2.5.2. Cộng hai mã BCD có kết quả lớn hơn 9 ............................................................................. 41 
2.5.3. Phép cộng BCD có dấu ........................................................................................................ 41 
2.6. CÁC HÀM ĐẠI SỐ LOGIC ..................................................................................................... 42 
2.6.1. Định nghĩa về đại số Logic :............................................................................................... 42 
2.6.2. Các toán tử Logic ................................................................................................................. 43 
2.6.3. Giãn đồ Venn ....................................................................................................................... 44 
2.6.4. Phương pháp biểu diễn hàm logic ...................................................................................... 44 
 122
CHƯƠNG 3 CÁC CỔNG LOGIC ........................................................................ 50 
3.1.KHÁI NIỆM CHUNG ................................................................................................................ 50 
3.2 CÁC CỔNG LOGIC CƠ SỞ: .................................................................................................... 50 
3.2.1. Cổng HOẶC (OR) ............................................................................................................... 50 
3.2.2.Cổng VÀ (AND) .................................................................................................................... 51 
3.2.3.Cổng KHÔNG (NO) .............................................................................................................. 51 
3.3. CÁC CỔNG LOGIC GHÉP ..................................................................................................... 52 
3.3.1.Cổng KHÔNG VÀ (NAND) .................................................................................................. 52 
3.3.2.Cổng KHÔNG HOẶC ( NOR ) ........................................................................................... 52 
3.4. CỔNG KHÁC DẤU ................................................................................................................... 52 
3.4.1 Cổng HOẶC loại trừ ( Exclusive OR ) ................................................................................ 52 
3.4.2 Cổng KHÔNG HOẶC loại trừ (Exclusive NOR )............................................................... 53 
3.5. CỔNG LOGIC 3 TRẠNG THÁI TS (THREE STATE) ........................................................ 55 
3.6 CÁC MẠCH LOGIC CƠ BẢN ................................................................................................. 57 
3.6.1. Họ DDL (Diode Diode Logic).............................................................................................. 57 
3.6.2 Họ Logic DTL (Diode Transistor Logic) ............................................................................. 57 
3.6.3. Họ logic RTL (Resistor Transistor Logic) .......................................................................... 58 
3.6.4. Cổng logic họTTL (Transistor Transistor Logic) ............................................................... 59 
3.6.5 Cổng logic họ ECL ( Emitter Coupled Logic )..................................................................... 60 
3.7. CỔNG LOGIC CÓ ĐẦU RA 3 TRẠNG THÁI TS (THREE STATE): ............................... 61 
3.8.CÁC KHỐI CỔNG LOGIC THÔNG DỤNG .......................................................................... 62 
3.8.1: Vi mạch logic loại TTL/LS:................................................................................................. 62 
3.8.2: Vi mạch logic loại CMOS:................................................................................................... 63 
CHƯƠNG IV TRIGGER .............................................................................. 64 
CHƯƠNG IV TRIGGER .................................................................................. 64 
4.1 KHÁI NIỆM CHUNG: ............................................................................................................... 64 
4.1.1.Mô tả Trigger và hoạt động .................................................................................................. 64 
4.1.2.Hoạt động của Trigger.......................................................................................................... 64 
4.1.3.Phân loại trigger ................................................................................................................... 66 
4.3. TRIGGER RS (RSFF SET - RESET FLIP FLOP ) .............................................................. 67 
4.3.1. RSFF điều khiển trực tiếp:.................................................................................................. 67 
4.3.2. RSFF điều khiển đồng bộ: .................................................................................................. 68 
4.3.3: Phương trình đặc trưng của RSFF: ................................................................................... 69 
4.4. TRIGGER JK (JUMP KEEP FLIP FLOP) ............................................................................ 70 
4.4.1 Ký hiệu: ................................................................................................................................. 70 
4.4.2 Sơ đồ logic: ............................................................................................................................ 70 
4.4.3.Tác dụng của các đầu vào đặc biệt: ..................................................................................... 71 
4.5.TRIGGER D (DELAY FLIP FLOP ) ....................................................................................... 72 
4.5.1. Ký hiệu: ................................................................................................................................ 72 
4.5.2. Sơ đồ logic: ........................................................................................................................... 72 
4.5.3.Tạo DFF từ JKFF: ............................................................................................................... 73 
4.6.TRIGGER T (TOGGLE) ........................................................................................................... 73 
4.6.1. Ký hiệu: ................................................................................................................................ 73 
4.6.2. Tạo TFF từ JKFF:............................................................................................................... 74 
4.7: TRIGGER CHỦ - TỚ (MASTER – SLAVE) ......................................................................... 74 
4.7.1: Khái niệm:............................................................................................................................ 74 
 123
4.7.2. RSFF chủ tớ:........................................................................................................................ 75 
CHƯƠNG 5 CÁC HỆ LOGIC TỔ HỢP ...................................................................... 77 
5.I. KHÁI NIỆM............................................................................................................................ 77 
5.2. MÃ HOÁ ................................................................................................................................. 78 
5.2.1Khái niệm: .............................................................................................................................. 78 
5.2.2.Bộ mã hóa thập phân- BCD77 ............................................................................................. 78 
5.2.3.Bộ mã hóa bát phân – nhị phân ........................................................................................... 81 
5.3. GIẢI MÃ ..................................................................................................................................... 81 
5.3.1 Khái niệm .............................................................................................................................. 81 
5.3.2. Bộ giải mã nhị-bát phân ...................................................................................................... 81 
5.3.3. Bộ giải mã BCD ra thập phân ............................................................................................. 82 
5.4. CÁC HỆ CHUYỂN ĐỔI MÃ.................................................................................................... 83 
5.4.1.Bộ chuyển đổi mã BCD ra mã 7 thanh (seven segment)..................................................... 83 
5.4.2.Chuyển đổi mã hệ 2 – Gray .................................................................................................. 86 
5.4.3.Chuyển đổi mã Gray sang nhị phân .................................................................................... 87 
5.5. BỘ SO SÁNH: ............................................................................................................................ 88 
5.5.1: Khái niệm:............................................................................................................................ 88 
5.5.2.Bộ so sánh hai số nhị phân 1 bit .......................................................................................... 88 
5.6 MẠCH SỐ HỌC: ........................................................................................................................ 90 
5.6.1. Mạch bán cộng ..................................................................................................................... 90 
5.6.2.Mạch cộng toàn phần (full Adder) ....................................................................................... 91 
CHƯƠNG 6 HỆ LOGIC TUẦN TỰ ........................................................................... 94 
6.1.KHÁI NIỆM ............................................................................................................................ 94 
6.1.KHÁI NIỆM ................................................................................................................................ 94 
6.2. BỘ ĐẾM ..................................................................................................................................... 94 
6.2.1: Bộ đếm không đồng bộ ........................................................................................................ 95 
6.2.2.bộ đếm đồng bộ ..................................................................................................................... 99 
6.3. BỘ GHI DỊCH (Shift Register)............................................................................................... 102 
6.3.1. Bộ ghi dịch một hướng: ..................................................................................................... 102 
6.3.2. Bộ ghi dịch hai hướng: ...................................................................................................... 103 
6.3.3.Bộ ghi dịch dùng vi mạch:.................................................................................................. 104 
6.3.4.Bộ ghi dịch làm bộ đếm vòng ............................................................................................. 104 
CHƯƠNG 7 CHUYỂN ĐỔI TÍN HIỆU ............................................................. 106 
7.1.TÍN HIỆU TƯƠNG TỰ VÀ TÍN HIỆU SỐ ........................................................................... 106 
7.2. BỘ BIẾN ĐỔI SỐ - TƯƠNG TỰ ........................................................................................... 106 
7.2.1. Khái niệm ........................................................................................................................... 106 
7.2.2. Bộ biến đổi số - tương tự loại điện trở trọng lượng (weighted resistor) ......................... 109 
7.2.3. Bộ biến đổi số tương tự loại điện trở R - 2R ..................................................................... 112 
7.2.4.Độ phân giải ........................................................................................................................ 114 
7.2.5: Vi mạch chuyển đổi số - tương tự. .................................................................................... 114 
7.3. BỘ BIẾN ĐỔI TƯƠNG TỰ - SỐ ........................................................................................... 115 
7.3.1 Khái niệm ............................................................................................................................ 115 
7.3.2 Bộ biến đổi Tương tự - Số ADC: ........................................................................................ 116