Giáo trình Vi mạch – Điện tử số (Phần 1)

 1
 TRƯỜNG ĐẠI HỌC SƯ PHAM HUẾ 
 THs: PHAN VĂN ĐƯỜNG 
 GIÁO TRÌNH ĐIỆN TỬ 
 VI MẠCH – ĐIỆN TỬ SỐ 
 HUẾ 3-2008 
 2
CHƯƠNG 1 VI MẠCH ( I.C.) 
1.1. KHÁI NIỆM MỞ ĐẦU 
Thiết bị điện tử là những dụng cụ, máy móc dùng các linh kiện điện tử giúp cho con 
người thực hiện một chức năng nào đó (máy tính, máy in, máy quét, máy thu hình...) 
Một thiết bị điện tử thường có sơ đồ khối như hình sau (Hình 1.1) 
Hình 1.1: Sơ đồ khối một thiết bị điện tử 
Thiết bị vào: Biến đổi những tín hiệu không điện thành điện (đầu từ, bàn phím, camera, 
micro v.v...) 
Thiết bị ra: Biến đổi các tín hiệu đã được gia công, xử lý thành những mục đích cần 
khống chế và điều khiển (đưa ra loa, đầu từ, hiển thị lên màn hình...) 
Nguồn cung cấp: Cung cấp toàn bộ năng lượng cho máy hoạt động, nguồn cung cấp là 
nguồn điện một chiều được lọc rất kỷ và rất ổn định. 
Vỏ máy: Bảo vệ thiết bị bên trong và để trang trí. 
Mạch điện tử: Phần quan trọng nhất của thiết bị điện tử, đóng vai trò gia công và xử lý số 
liệu theo những mục đích và chương trình định trước. Việc gia công và xử lý này căn cứ vào 
đặc tính của từng phần tử của mạch, căn cứ vào những định luật ghép nối các phần tử với nhau. 
Bao gồm: 
a/Linh kiện điện tử : Được chia làm hai loại 
* Linh kiện tích cực: Đóng vai trò chính trong thiết bị gồm có: Transistor, Diode. Tín hiệu 
điện qua nó sẽ bị biến đổi. 
*Linh kiện thụ động: Gồm có: Điện trở (R), tụ điện (C), cuộn cảm (L). Giúp cho các linh 
kiện tích cực hoạt động. Chỉ gia công sổ liệu chứ không xử lý số liệu. 
b/Mạch điện: 
Các linh kiện điện tử trên được liên kết với nhau theo các định luật nhất định để thực hiện 
các chức năng nhất định. Có nhiều định luật để nối các phần tử với nhau nhưng chỉ có hai 
nguyên lý làm việc chung : 
*Nguyên lý tương tự (analog): Tín hiệu ở đầu vào và đầu ra đều biến thiên liên tục theo 
Thiết bị vào Mạch điện tử Thiết bị ra 
 Nguồn nuôi Vỏ máy 
 3
thời gian. 
*Nguyên lý số (digital): Tín hiệu ở đầu vào và đầu ra đều biến thiên rời rạc nhằm thực 
hiện các phép tính toán. Nguyên lý số tác động nhanh và có khả năng rộng lớn hơn nguyên lý 
tương tự. Tất cả các đại lượng đều có thể biến đổi thành rời rạc (ta gọi là số hóa). 
Thiết bị điện tử có các yêu cầu sau: 
a/ Kích thước nhỏ: Gọn, chiếm ít không gian, trọng lượng bé nhưng vẩn giữ nguyên tính 
năng. 
b/ Độ tin cậy cao: Xác suất để mạch làm việc bình thường trong những điều kiện cho 
trước (không đồng nghĩa tuổi thọ với độ bền của thiết bị). 
c/ Hiệu suất cao: Tiết kiệm năng lượng: 1
P
P
1
2 → 
P2: Công suất ở tải. 
P1: Công suất nguồn cung cấp. 
d/ Giá thành hạ. 
Như vậy yêu cầu đầu tiên là giảm nhỏ kích thước của thiết bị đã đưa đến việc giảm nhỏ 
kích thước các linh kiện trong mạch. Điều này xuất hiện việc vi hình hóa (micro modun) mạch 
điện, dẫn đến việc chế tạo vi mạch. 
1.2. ĐẠI CƯƠNG VỀ VI MẠCH 
1.2.1. Cấu tạo 
Vi mạch còn gọi là mạch tích hợp (integrated circuit), gọi tắt là IC. Có hình dang bên 
ngoài như hình 1.2. 
Hình 1.2: Hình dạng của vi mạch 
Đây là các mạch điện tử chứa các linh kiện tích cực (transistor, diode) và linh kiện thụ 
động (điện trở, tụ điện có điện dung bé), kích thước rất bé cỡ μm (hoặc nhỏ hơn) được kết nối 
với nhau theo công nghệ silicon. Tất cả các linh kiện của mạch được chế tạo đồng thời trên 
một đế (subtrate) làm bằng Silic. Vỏ ngoài của vi mạch thường làm bằng kim loại hoặc bằng 
 4
chất dẻo (plastic) Các linh kiện trong vi mạch không thể tách rời nhau. Mỗi vi mạch sẽ đảm 
nhiệm một chức năng điện tử nhất định nào đó (khuếch đại, giải mã, lập mã, bộ đếm, bộ 
nhớ...). 
Có đến hàng triệu transistor trong một vi mạch, số lượng này ngày càng tăng do số lượng 
thông tin cần xử lý ngày càng nhiều. Mạch điện tử ngày càng phức tạp, gồm rất nhiều linh kiện 
điện tử được tích hợp lại. Hiện nay, công nghệ silicon đang tính tới những giới hạn của vi mạch 
tích hợp và các nhà nghiên cứu đang nỗ lực tìm ra một loại vật liệu mới có thể thay thế công 
nghệ silicon này. 
Hệ thống trên một vi mạch (system-on-a-chip) SOC là một hệ thống điện tử được xây 
dựng trên một đế silicon. Ý tưởng ban đầu là tích hợp tất cả các linh kiện của một thiết bị điện 
tử (máy tăng âm, thu hình, máy tính) lên trên một vi mạch đơn (hay còn gọi là một chip 
đơn). Hệ thống SOC này có thể bao gồm các khối chức năng số, tương tự, tín hiệu kết hợp 
(mixed-signal) và cả các khối tạo dao động. Một hệ thống điển hình bao gồm một loạt các 
mạch tích hợp cho phép thực hiện các nhiệm vụ khác nhau. Từ đó ta có mạch tích hợp khuếch 
đại, mạch lập mã, giải mã, xử lý, bộ nhớ 
Sự phát triển gần đây của công nghệ bán dẫn cho phép chúng ta tích hợp ngày càng nhiều 
thành phần vào một hệ thống trên một vi mạch SOC, có thể tích hợp thêm các khối như: bộ xử 
lý tín hiệu số, bộ mã hóa, giải mã,... tùy theo yêu cầu của từng ứng dụng cụ thể. 
Hình 1.3 cho ta cấu trúc bên trong và hình dạng bên ngoài vi mạch Pentium IV 
Hình 1.3: Cấu trúc bên trong và hình dáng bên ngoài của vi mạch Pentium IV 
a/Cấu trúc bên trong, b/ Hình dạng bên ngoài, c/ Dùng trong máy điện toán cá nhân. 
Vi mạch cần giải quyết các vấn đề sau: 
 5
1. Khoảng không gian mà số lượng các linh kiện điện tử chiếm chỗ: 
Một máy tính điện tử cần dùng đến hàng triệu, hàng vài chục triệu bộ phận rời. Nếu 
không thực hiện bằng vi mạch, thì không những thể tích của nó sẽ quá lớn mà điện năng cung 
cấp cho nó cũng sẽ vô cùng phức tạp. 
2. Độ tin cậy(reliability) của hệ thống điện tử: là độ đáng tin cậy trong hoạt động đúng 
theo tiêu chuẩn thiết kế. Độ tin cậy của một hệ thống tất nhiên phụ thuộc vào độ tin cậy của các 
thành phần cấu thành và các bộ phận nối tiếp giữa chúng. Hệ thống cáng phức tạp, số bộ phận 
càng tăng và chỗ nối tiếp càng nhiều. Vì vậy, nếu dùng bộ phận rời cho các hệ thống phức tạp, 
độ tin cậy của nó sẽ giảm thấp. Một hệ thống như vậy sẽ rất dễ dàng hư hỏng. 
3. Tuổi thọ trung bình t của một hệ thống điện tử gồm n thành phần sẽ là: 
ntttt
1....111
21
+++=
Vậy nếu một transistor có tuổi thọ là 106 giờ, thì một máy tính gồm 500.000 transistor 
sẽ chỉ có tuổi thọ là 2 giờ. 
Các thành phần trong vi mạch được chế tạo đồng thời và cùng phương pháp, nên tuổi thọ 
vi mạch xấp xỉ tuổi thọ một transistor Planar. 
1.2.2.Lịch sử vi mạch 
Năm 1947, John Bardeen và William Brattain của phòng thí nghiệm Bell (Bell Lab Hoa 
kỳ) phát minh ra Transistor tiếp điểm PCT (Point Contact Transistor), đây là một đột phá trong 
nỗ lực tìm ra thiết bị mới thay cho đèn điện tử tiêu tốn quá nhiều năng lượng. Dòng điện vào 
(bên trái hình tam giác) được truyền qua lớp dẫn điện (conversion layer) trên bề mặt bản 
Germanium và được khuyếch đại thành dòng ra (bên phải hình tam giác.) 
Năm 1950, William Shockley cũng ở hãng Bell phát minh ra transistor kiểu tiếp hợp. Đây 
là mô hình đầu tiên của loại bipolar transitor sau này. Việc phát minh ra transistor là một bước 
tiến vĩ đại của kỹ thuật điện tử, mở đầu cho việc phát minh ra vi mạch. Sau đó, William 
Shockley rời Bell Labs, thành lập Shockley Semiconductor tại 391 đường San Antonio tại 
Mountain View California. Những nhân viên đầu tiên của ông có Gordon Moore và Robert 
 6
Noyce, là những người đã sáng lập ra Intel. Công ty bắt đầu phát triển các thiết bị silicon. 
• 1/10/1956 William Shockley, John Bardeen và Walter Brattain được trao giải Nobel vật 
lý cho những nghiên cứu về chất bán dẫn và phát hiện tác động của transistor 
• 1957 Một nhóm gồm 8 người đã rời Shockley Semiconductor Laboratory để thành lập 
Fairchild Semiconductors. Đây là công ty đầu tiên chỉ tập trung phát triển silicon. 
• 12 / 9/1958 Jack Saint Clair Kilby của công ty Texas Instruments (Hoa kỳ) phát minh ra 
mạch tích hợp (Integrated Circuit) đầu tiên, mở đầu cho thời kỳ hoàng kim của vi điện tử, là 
nền tảng của chip hiện đại ngày nay. Điểm quan trọng trong phát minh của Kilby là ở ý tưởng 
về việc tích hợp tất cả các linh kiện điện tử của một mach điện tử trên một tấm silicon. 
• Năm 1959, Jean Hoerni và Robert Noyce (công ty Fairchild, Mỹ), sau này là người đồng 
sáng lập hãng Intel, thành công trong việc chế tạo ra transistor trên một mặt phẳng silicon. Hình 
1.4 là transistor với cả 3 cực: gốc (base), thu (colector) và phát (emiter) cùng nằm trên một mặt 
phẳng. 
Hình 1.4: Transistor với cả 3 cực: gốc, thu và phát cùng nằm trên một mặt phẳng. 
• Năm 1961, cũng chính Jean Hoerni và Robert Noyce đã tạo ra mạch flip-flop (với 4 
transistor và 5 điện trở) trên mặt silicon (Hình 1.5). 
Hình 1.5: Cấu trúc bên trong một vi mach flip-flop 
• 19/4/1965 Gordon Moore nhà sáng lập Intel với bài viết “Bổ sung thêm các thành phần 
 7
vào vi mạch” đăng trên tạp chí Electronics đã Công bố Định luật Moore, dự đoán số transistor 
trên chip mỗi năm sẽ tăng gấp đôi trong vòng 10 năm tới. Năm 1975 ông đã sửa lại là cứ 24 
tháng thì số transistor lại tăng gấp đôi. Tới nay dự báo của ông vẫn còn đúng. 
• Năm 1970, G.E.Smith và W.S.Boyle (AT&T Bell Lab., USA) tạo ra mạch CCD 8-bit. 
Cùng năm 1970, J.Karp và B.Regitz (công ty Intel, Mỹ) tạo ra mạch DRAM 1103 với trên 
1000 tế bào nhớ. (Hình 1.6) 
Hình 1.6: DRAM 1103 
• Năm 1971, M.E.Hoff, S.Mazer, 嶋 正利, F.Faggin (công ty Intel, Mỹ) tạo ra bộ vi xử lý 
4004 với trên 2.200 transistor (Hình 1.7). 
Hình 1.7: Vi xử lý Intel 4004 
• Năm 2000 Kilby được giải Nobel Vật lý cho việc chế tạo ra mạch tích hợp. 42 năm sau 
khi công nghệ này ra đời. 
• Năm 2004, công ty Intel (Mỹ) chế tạo chip Pentium 4 với trên 42 triệu transistor (Hình 
1.8). 
Cùng năm 2004, Intel tung ra chip Itanium 2 (9MB cache) phục vụ máy chủ, với số 
transistor lên tới 592 triệu con. 
 8
Hình 1.8: Vi xử lý Pentium 4 
Hình 1.8: Chip Pentium 4 
• Năm 2005, nhóm liên kết giữa IBM, SONY, SONY Computer Entertainment, và 
Toshiba giới thiệu chip CELL đa lõi (multicore), hoạt động ở tốc độ 4GHz. 
Chưa đầy 50 năm kể từ ngày Kilby đề xuất ra ý tưởng về vi mạch, ngành công nghệ vi 
mạch đã đạt được những thành tựu rực rỡ. Sự tăng trưởng ở tốc độ chóng mặt của ngành công 
nghệ vi mạch là chìa khóa quan trọng bậc nhất trong cuộc cách mạng công nghệ thông tin hiện 
nay. 
1.2.3.Vỏ ngoài của vi mạch 
Hiện nay do chưa thể chế tạo được một số linh kiện có trị số lớn trong vi mạch (tụ điện có 
điện dung lớn, cuộn cảm...). Do mức độ tích hợp ngày càng lớn, vi mạch cần kết nối với các 
linh kiện, các thiết bị khác nên vi mạch có nhiều chân ra ngoài để nối với các linh kiện, các 
thiết bị này. Có nhiều kiểu vỏ bọc khác nhau làm bằng kim loại, gốm (ceramic) hoặc chất dẽo 
(plastic), hiện nay phổ biến các kiểu sau: 
Loại SIP (Single in Package): 
Có hình chữ nhật, chân ra chia đều trên một hàng. Chân số 1 được nhận biết nhờ một 
đường vạch ngang hoặc một chấm (Hình 1.9a) 
Loại DIP (Dual in Package): 
Chân vi mạch được chia làm hai hàng song song (Hình 1.9b) 
Loại QFP (Quad Flat Package): Dạng hình vuông, có 4 hàng chân ra được bố trí chung 
quanh vi mạch. Thường gặp ở các vi mạch cực lớn như các Vi xử lý. (Hình1.9c) 
 9
Hình 1.9a: Vỏ vi mạch loại SIP Hình 1.9b: Vỏ vi mạch loại DIP 
Hình 1.9c: Vỏ vi mạch loại QFP 
1.2.4. Phân loại vi mạch 
a/Dựa trên quan điểm thiết kế vi mạch: Người ta phân loại dựa trên mức độ tích hợp các 
phần tử trong vi mạch. Chia làm: 
Vi mạch cở nhỏ SSI (Small Scale Intergration): Chứa vài chục Transistor hoặc vài cổng 
logic. Ra đời từ đầu thập niên 60 (mạch khuếch đại, mạch lật...) 
Vi mạch cở vừa MSI (Medium Scale Intergration): Chứa vài chục cổng logic hoặc hàng 
trăm transistor. Ra đời giữa thập niên 60 (bộ giải mã,thanh ghi, bộ đếm...) 
Vi mạch cở lớn LSI (Large Scale Intergration) : Chứa vài trăm cổng logic hoặc hàng 
ngàn transítor. Ra đời đầu thập niên 70 (các vi xử lý 4 hoặc 8 bit, cửa ghép nối vào ra...) 
Vi mạch cực lớn VLSI (Very Large Scale Intergration): Chứa vài ngàn cổng logic hoặc 
hàng vạn transistor. Ra đời cuối thập niên 70 (các vi xữ lý 16 hoặc 32 bit ...) 
Vi mạch ULSI (Ultra Large Scale Intergration): Chứa vài trăm ngàn cổng hoặc vài triệu 
transistor. Ra đời đầu thập niên 90 cho đến nay. 
 10
Bảng 1.1: Mức độ tích hợp trong các vi mạch 
Loại vi mạch Số lượng chức năng Số lượng Transistor Diện tích bề mặt của 
mỗi vi mạch 
SSI 2 ÷ 20 100 3 mm2 
MSI 20 ÷ 100 500 8 mm2 
LSI 100 ÷ 50.000 100.000 20 mm2 
VLSI 50.000 ÷ 100.000 250.000 40 mm2 
ULSI 100.000 ÷ 400.000 1.000.000 ÷ 4.000.000 70 mm2 ÷ 150 mm2 
b/Dựa trên quan điểm sử dụng: Tùy theo bản chất của tín hiệu vào và ra người ta chia 
làm 3 loại sau: 
Vi mạch tuyến tính (IC Analog): Tín hiệu vào và ra có biên độ biến thiên liên tục theo thời 
gian. Còn gọi là vi mạch tương tự, vi mạch thuật toán. 
Vi mạch số (IC Digital): Biên độ tín hiệu vào và ra có giá trị gián đoạn (thường ở hai mức 
điện áp). Còn gọi là vi mạch logic. 
Vi mạch chuyển đổi: Là cầu nối giữa 2 loại trên gồm: 
*ADC (Analog Digital Converter): Tín hiệu vào lên tục, tín hiệu ra gián đoạn. 
*DAC (Digital Analog Converter): Tín hiệu vào gián đoạn, tín hiệu ra liên tục. 
1.3.VI MẠCH TUYẾN TÍNH 
Vi mạch tuyến tính là những mạch tổ hợp mà điện áp ra là một hàm liên tục đối với điện 
áp vào. 
Vi mạch tuyến tính còn được gọi là vi mạch khuếch đại thuật toán (operational amplifier), 
vi mạch tương tự. 
1.3.1. Ký hiệu : Vi mạch tuyến tính có ký hiệu như hình 1.10 
Hình 1.10: Ký hiệu của vi mạch tuyến tính 
Vi mạch tuyến tính có hai đầu vào và một đầu ra gồm: 
Đầu vào đảo (-) : Tín hiệu vào và ra ngược pha nhau 180 độ 
ADC 
DAC 
101100 
101100 
 11
Đầu vào thuận (+) : Tín hiệu vào và ra cùng pha nhau 
Một mạch khuếch đại tuyến tính lý tưởng có những đặc tính sau : 
- Điện trở vào vô cùng lớn Rv = ∞ 
- Điên trở ra bằng không Rr = 0 
- Hệ số khuếch đại vô cùng lớn Ku = ∞ 
- Dãi tần khuếch đại vô cùng lớn 
- Cân bằng một cách lý tưởng : Nếu Uv = 0 thì Ur = 0 
- Các thông số không bị biến đổi theo nhiệt độ và độ ẩm 
1.3.2. Mạch khuếch đại vi sai 
Sơ đồ cơ bản của vi mạch tuyến tính là khuếch đại vi sai. Đây là mạch khuếch đại dùng 
hai transistor mắc theo kiểu liên kết emitter (Hình 1.11). 
Hình1.11: Tầng khuếch đại vi sai 
Hai transistor sử dụng phải có các thông số hoàn toàn giống nhau, trở kháng vào Zv vô 
cùng lớn. 
Mạch khuếch đại vi sai có đặc điểm rất quan trọng là tín hiệu ra tỉ lệ với hiệu số của hai 
tín hiệu vào: 
Ur = K(U1 - U2) (1.1) 
K là hệ số khuếch đại của mạch khuếch đại vi sai. 
Từ (1.1) ta thấy: bất kỳ một thăng giáng nào của điện áp tín hiệu vào chung cho cả hai lối 
vào sẽ bị khữ lẫn nhau và không làm ảnh hưởng đến lối ra. 
Thực tế, tín hiệu ra của mạch không những chỉ phụ thuộc vào hiệu số giữa hai tín hiệu 
vào, nó còn phụ thuộc vào mức trung bình của hai tín hiệu đó: 
 2
UUU 21ra
+=
 12
Như vậy (1.1) có thể viết: 
)U(U
2
K')UK(UU 2121ra ++−=
K’ là hệ số khuếch đại trung bình 
1.3.3 Sơ đồ nguyên lý một vi mạch tuyến tính: 
Vi mạch tuyến tính có cấu trúc bên trong tuỳ thuộc vào nhiệm vụ và yêu cầu kỹ thuật của 
vi mạch. Để xét cấu trúc của vi mạch thuật toán, ta có thể xét hai vi mạch tuyến tính thông 
dụng: 702 và 709. 
a/Vi mạch khuếch đại thuật toán loại 702: 
Tuỳ theo hãng sản xuất nó có nhiều tên gọi khác nhau: µA702L, SN52702N... Sơ đồ 
nguyên lý như hình 1.12 
Hình 1.12: Sơ đồ nguyên lý của vi mạch thuật toán loại 702 
Tầng thứ nhất: Gồm T2 và T3 các gánh của chúng là R1, R2 đây là tầng khuếch đại  ... tin. 
Mỗi trigger chỉ nhớ một bit thông tin. Trạng thái của trigger xác định ở đầu ra của nó và thường 
chú ý ở đầu ra Q. 
Trigger còn gọi là mạch lật Flip Flop 
4.1.2.Hoạt động của Trigger 
Trigger có ký hiệu tổng quát như hình 4.1 
Hình 4.1: Ký hiệu của một Trigger 
Về cấu tạo chi tiết các loại Trigger có thể khác nhau, nhưng mỗi Trigger vẫn có thể được 
coi như gồm hai phần chính: 
* Phần cơ bản của Trigger. 
* Phần điều khiển. 
Lối vào chính 
Lối vào phụ 
Lối vào chính 
Q
Q
Trigger 
 65
a/Phần cơ bản của Trigger 
Phần cơ bản của một Trigger gồm hai mạch điện tử giống nhau. Mỗi mạch có một hoặc 
nhiều đầu vào và một đầu ra (Hình 4.2) với sự quan hệ về mức độ điện thế giữa đầu vào và đầu 
ra như hình 4.3 
Hình 4.2: Phần cơ bản của một Trigger Hình 4.3: Quan hệ điện áp đầu vào và đầu ra 
 Mỗi mạch như trên có đặt tính của hàm NOT (hay hiệu ứng của hàm NOT chứ không 
nhất thiết phải là mạch NOT). Nó được nối với nhau theo kiểu: đầu ra 1 được đấu vào đầu vào 
2 và ngược lại, việc nối như vậy tạo thành vòng hồi tiếp. 
Giả sử đầu ra của mạch 1 ở trạng thái cao (Q =1), như vậy đầu vào của mạch 2 cũng ở 
trạng thái cao, đầu ra của mạch 2 phải ở trạng thái thấp (Q = 0). Trạng thái này thỏa mãn một 
cách chính xác trạng thái đầu vào của mạch 1 là trạng thái thấp. Cả hai đầu vào đều thỏa mãn, 
mạch ở trạng thái ổn định (hay còn gọi là trạng thái bền vững). Tương tự ta thấy trạng thái Q = 
0 (đầu ra của mạch 1 ở trạng thái thấp) cũng là một trạng thái ổn định với Q = 1. 
Tóm lại, một Trigger cơ bản có hai trạng thái ổn định. Nếu ta không có gì thay đổi ở mạch 
thì nó có thể ở một trạng thái ổn định và sẽ giữ mãi như thế. Thực tế việc này không có lợi vì ta 
không biết trước được khi cung cấp nguồn thì mạch đang ở trạng thái nào (Q = 0 hay Q = 1). 
Để chủ động, ta cần kiểm soát được trạng thái của mạch và làm mạch thay đổi theo ý 
muốn, muốn được như vậy cần phải có thêm phần điều khiển. 
b/ Phần điều khiển 
Phần điều khiển Trigger có hai loại chính: Điều khiển trực tiếp và điều khiển đồng bộ 
(Hình 4.4). Các đầu vào điều khiển trực tiếp thường được đưa vào trực tiếp hai mạch thành 
phần của Trigger, chúng dùng để xác định trực tiếp trạng thái của Q hoặc buộc Q phải ở một 
trong hai trạng thái 1 hoặc 0. Khi một hoặc các đầu vào điều khiển trực tiếp đang hoạt động thì 
Q không tuân theo trạng thái của các đầu vào đồng bộ. Các đầu vào này thường dùng để xác 
định trước trạng thái của Q. 
Các đầu vào đồng bộ điều khiển Trigger cơ bản qua trung gian của một mạch điều khiển 
đồng bộ, dưới sự kiểm soát của một xung nhịp được đưa vào theo một đầu vào riêng. Các đầu 
ra Q và Q chịu sự điều khiển của trạng thái logic của các đầu vào này khi có xung nhịp (vì vậy 
mà có tên đồng bộ). 
U cao 
Vào 1 
Vào 2 
Ra 1 Q 
Ra 2 Q 
U thấp 
U vào 
 66
Hình 4.4: Sơ đồ khối của một Trigger 
Khi không có xung nhịp, các đầu vào có thể thay đổi trạng thái mà không ảnh hưởng đến 
Q và Q . Các đầu vào điều khiển đồng bộ thường có tên khác nhau và đây cũng chính là tên của 
Trigger. Mạch điều khiển đồng bộ có thể nhận các tín hiệu từ Q và Q đưa trở về. 
4.1.3.Phân loại trigger 
Trigger thường được phân loại theo đặc tính của các đầu vào. Những đặc tính này được 
ghi trong bảng chân lý, hay bảng mức độ điện thế (thấp - cao), cho thấy các trạng thái khác 
nhau của Q theo các trạng thái đầu vào. 
Ta có các loại Trigger như hình 4.5. 
Hình 4.5: Phân loại Triger 
Dựa vào phương thức hoạt động: Trigger được chia làm hai loại là đồng bộ và không 
đồng bộ. 
Dựa vào chức năng: Trigger được phân thành RSFF, JKFF, TFF, DFF. Các loại này khi 
hoạt động đồng bộ lại được chia thành loại chủ và tớ (Master - Slave). 
 Đầu vào điều khiển trực tiếp 
Đầu vào điều khiển 
đồng bộ 
Đầu vào xung nhịp 
 Đầu vào điều khiển trực tiếp 
Mạch 
điều 
khiển 
đồng 
bộ 
Q
Q
 67
Có nhiều loại trigger khác nhau, trong giáo trình này ta đề cập đến một số trigger thông 
dụng. 
4.3. TRIGGER RS (RSFF SET - RESET FLIP FLOP ) 
4.3.1. RSFF điều khiển trực tiếp: 
a/ Ký hiệu 
Hình 4.6: Ký hiệu RSFF điều khiển trực tiếp 
Trigger RS là loại ôtômat có hai trạng thái, Có hai đầu vào mở (set) và đóng (reset), hai 
đâù ra bù trừ cho nhau Q và Q . Ngoài ra SRFF cũng có một đầu vào đồng bộ C (đầu vào chuẩn 
hóa theo thời gian) để đồng bộ các hoat động giữa các đầu vào và đầu ra cũng như đồng bộ 
toàn hệ thống. RSFF có ký hiệu như hình 4.6 
b/ Sơ đồ logic: 
RSFF được cấu tạo gồm hai cổng NAND (hình 4.7), hoặc NOR, trong đó lối ra của cổng 
thứ nhất được nối vào lối vào của cổng thứ hai và ngươc lại. Hai lối vào còn lại của hai cổng 
được để trống 
Hình 4.7: Sơ đồ logic của RSFF 
Trong họ TTL nếu để lơ lửng một lối vào nào đó thì lối vào đó đương nhiên ở mức 1. 
Muốn cho lối vào nào đó ở mức 0 ta nối nó với đất. 
Giả sử ta nối S với đất, ta có: 
* Cổng N1 có một lối vào ở mức 0 (đâù vào S), lối ra sẽ là 1. Ta có Q = 1. 
* Cổng N2 có cả hai lối vào đều ở mức 1 vậy lối ra ở mức 0. Ta có Q = 0 
Ta có : Q = 1 , Q = 0 (4.1) 
Ngoài ra lối ra Q lại đưa ngược trở lại đầu vào của N1. Cổng N1 có một lối vào bằng 0 nên 
lối ra luôn luôn bằng 1. Q = 1 ngay cả khi S không còn nối đất nữa. 
 68
Tương tư, nếu R nối đất thì Q = 0 , Q = 1 (4.2) 
Các trạng thái (4.1) và (4.2) vẫn giữ nguyên dù ta không còn nối đất S và R (nghĩa là khi 
một xung tạo nên một trạng thái thì trạng thái đó vẫn duy trì ổn định sau khi xung đã hết và đó 
là đặc tính của nhớ). 
4.3.2. RSFF điều khiển đồng bộ: 
RSFF có khuyết điểm là điều khiển trực tiếp. Khi muốn cho các trạng thái của trigger thay 
đổi đồng bộ với các xung nhịp, ta dùng loại RSFF điều khiển đồng bộ. 
a/ Ký hiệu 
RSFF điều khiển đồng bộ có ký hiệu như hình 4.8. CK là nơi nhận xung đồng bộ, đây là 
một chuỗi xung vuông, rất đều nên còn gọi là xung đồng hồ (clock pulse), dùng để đồng bộ 
hoạt động của các Trigger. 
Hình 4.8: Ký hiệu RSFF đồng bộ. 
b/ Sơ đồ logic: 
Để có thể điều khiển đồng bộ, ta đưa thêm hai cổng N3 và N4. Xung nhịp CK được đưa 
đồng thời vào N3và N4 (Hình 4.9) 
Hình 4.9: Sơ đồ logic của RSFF được điều khiển bởi xung nhịp Ck 
Từ sơ đồ nguyên lý trên và từ tính chất của cổng NAND ta có: 
Khi xung nhịp Ck = 0 (không có xung nhịp đến): 
Lối ra của N3 và N4 luôn luôn ở mức 1, bất kỳ R,S có giá trị nào. 
Nếu Q = 1 thì nó giữ nguyên là 1 
Nếu Q = 0 thì nó giữ nguyên là 0 
Nghĩa là trigger không thay đổi trạng thái khi không có xung nhịp đến. 
 69
Khi xung nhịp Ck = 1 ( có xung nhịp đến ): 
S = 0, R = 0: Các lối ra của N3 và N4 đều là 1. Lý luận tương tự như trên ta thấy các trạng 
thái của các triger vẫn không đổi. Nghĩa là: 
 Qn = Qn+1 Khi S = R = 0 
S = 0, R = 1: Lối ra của N3 là 1 lối ra của N4 là 0 vì vậy lối ra của N1 là 0 (Q = 0) còn lối 
ra của N2 là 1 ( Q = 1). RSFF chuyển đến trạng thái tắt. 
Nghĩa là: Q = 0 và Q = 1 Khi S = 0 , R =1 
S = 1, R = 0: Lối ra của N3 là 0, lối ra của N4 là 1 vì vậy lối ra của N1 là 1 (Q =1) còn lối 
ra của N2 là 0 ( Q = 0). RSFF chuyển đến trạng thái mở. 
Nghĩa là: Q = 1 và Q = 0 Khi S =1 , R = 0 
S =1, R =1: Lối ra của N3 là 0, lối ra của N4 cũng là 0 vì vậy lối ra của N1 là 1 (Q =1) và 
lối ra của N2 cũng là 1 ( Q =1). Điều này không phù hợp về mặt logic vì hai lối ra Q và Q phải 
ngược trạng thái nhau. Tùy theo lối vào nào tăng từ 0 lên 1 nhanh hơn và tùy theo tính chất 
không đối xứng của mạch mà ta có một trong hai trạng thái sau: 
Hoặc là Q = 1 , Q = 0 
Hoặc là Q = 0 , Q = 1 
Nghĩa là khi S = R = 1 thì RSFF dẩn đến trạng thái không rõ ràng, cần phải tránh. Cặp 
SR = (11) bị cấm, không sử dụng. 
Ta có bảng trạng thái của RSFF như bảng 4.1 : 
Bảng 4.1: Bảng trạng thái của Trigger RS 
S R Qn+1 Trạng thái tiếp theo 
0 0 Qn RSFF giữ nguyên trạng thái cũ 
1 0 1 RSFF chuyển đến trạng thái mở 
0 1 0 RSFF chuyển đến trạng thái tắt 
1 1 ? RSFF lập lờ, không xác định 
4.3.3: Phương trình đặc trưng của RSFF: 
Bảng trạng thái đầy đủ của RSFF được trình bày ở bảng 4.2: 
Bảng 4.2: Bảng trạng thái đầy đủ của RSFF 
Qn R S Qn+1 
0 0 0 0 
0 0 1 1 
0 1 0 0 
0 1 1 X 
 70
1 0 0 1 
1 0 1 1 
1 1 0 0 
1 1 1 X 
Ta tối thiểu hóa hàm trạng thái bằng bảng Karnaugh của RSFF 
 Từ bảng Karnaugh ta được: 
 nnnn1n SQRQSRQSRQS RQ +++=+ 
SRQRQ n1n +=+ 
SQRQ n1n +=+ 
Đây chính là phương trình đặc trưng của RSFF 
4.4. TRIGGER JK (JUMP KEEP FLIP FLOP) 
Để khắc phục trường hợp S = R = 1 của Trigger RS người ta chế tạo loại JKFF, JKFFlà 
loại Trigger vạn năng có nhiều ứng dụng nhất trong điện tử số. JKFF có ký hiệu như hình 4.10 
4.4.1 Ký hiệu: 
Hình 4.10: Ký hiệu của JKFF 
Ngoài các đầu vào như RSFF, JKFF còn có thêm hai đầu vào đặc biệt 
• Pr ( Preset ) : Đặt trước trạng thái 1 cho JKFF 
• Cl ( Clear ) : Xóa cho đầu ra Q của JKFF về 0 
4.4.2 Sơ đồ logic: 
JKFF có sơ đồ logic như hình 4.11 
 71
Hình 4.11: Sơ đồ logic của JKFF được điều khiển bởi xung nhịp Ck 
Sơ đồ nguyên lý của JKFF phức tạp hơn RSFF, nhưng chúng có ưu điểm là khi cả hai đầu 
vào đều có tín hiệu ( J = K = 1 ) thì trạng thái tiếp theo là nghịch đảo của trạng thái cũ. 
Bảng 4.3: Bảng trạng thái của Trigger JK 
J K Qn+1 Trạng thái tiếp theo 
0 0 Qn JKFF giữ nguyên trạng thái cũ 
1 0 1 JKFF chuyển đến trạng thái mở 
0 1 0 JKFF chuyển đến trạng thái tắt 
1 1 nQ Nghịch đảo trạng thái cũ 
Như thế 3 trạng thái đầu của JKFFgiống như SRFF nhưng trạng thái thứ tư (trạng thái 
không rõ ràng của RSFF ) sẽ là: 
Khi J=1 , K=1 thì Qn+1 = nQ . Nghĩa là với một tuần tự xung nhịp vào thì đầu ra sẽ chuyển 
lần lược (1,0,1,0...).Khái niệm luân phiên nhau các trạng thái đối lập được gọi là sự bập bềnh 
(basculement) và có khi còn gọi là đóng mở (on-off). 
Bằng cách chưng minh tương tự như RSFF, ta có phương trình đặc trưng của JKFF: 
QJ QJQ 1n +=+ 
4.4.3.Tác dụng của các đầu vào đặc biệt: 
a/Đầu vào chỉnh trước (preset): Chỉnh trước một Trigger nghĩa là làm cho trạng thái 
của đầu ra Q = 1 khi không có xung nhịp đến. 
Khi Pr = 0 (nối Pr xuống đất); Cl = 1; Ck = 0 thì Triger được đặt trước trạng thái 1 (Q = 1) 
. b/Đầu vào xóa (clear): Xóa một Triger nghĩa là làm cho trạng thái của đầu ra Q = 0 khi 
không có xung nhịp đến. 
Khi Cl = 0 ; Pr = 1 ; Ck= 0 thì Triger có trạng thái 0. 
Chú ý rằng các lối vào Cl và Pr là những lối vào không đồìng bộ, nghĩa là nó không cần 
đồng bộ với các xung nhịp, các xung nhịp có thể được đưa vào bất kỳ lúc nào sau khi trạng thái 
của Triger đã được đặt trước một cách không đồng bộ (nhờ các lối vào Pr và Cl). Các lốí vào 
 72
không đồng bộ này phải được đưa về các trạng thái Pr = 1, Cl = 1 trước khi các xung nhịp đến 
để cho Triger có thể làm việc với các xung nhịp này. 
Bảng 4.3 cho ta các điều kiện cần thiết cho phép Triger làm việc đồng bộ với các xung 
nhịp (dòng 1) và để xóa (dòng 2) hoặc đặt trước (dòng 3). 
Bảng 4.3: Điều kiện hoạt động của Cl và Pr 
 C Cl Pr Q 
Cho phép 
Xóa 
Đặt trước 
1 
0 
0 
1 
0 
1 
1 
1 
0 
1 
4.5.TRIGGER D (DELAY FLIP FLOP ) 
4.5.1. Ký hiệu: 
Trigger D là loại FF chỉ có một đầu vào điều khiển. được dùng nhiều trong việc lưu trữ 
trong các mạch số. Có ký hiệu như hình 4.12a,b 
 Hình 4.12a: DFF đồng bộ Hình 4.12b: DFF không đồng bộ 
Nó có phương trình đặc trưng là: DQ 1n =+ (4.1) 
Bảng trạng thái: 
D Qn+1 
0 0 
1 1 
 D = 0 thì Qn+1 = 0 D = 1 thì Qn+1 = 1 
Như vậy, với Trigger D thì trạng thái ở lối ra sau khi có xung nhịp đến giống trạng thái ở 
lối vào trước khi có xung nhịp đến. Nghĩa là tín hiệu đầu ra bị trể so với tín hiệu đầu vào một 
khoảng thời gian nào đó. Trigger D được sử dụng làm đơn vị trể, hoặc gọi là mạch chốt. 
4.5.2. Sơ đồ logic: 
DFF có sơ đồ nguyên lý như hình 4.13 
Hình 4.13: Sơ đồ logic của DFF được điều khiển bởi xung nhịp Ck 
 73
4.5.3.Tạo DFF từ JKFF: 
Ta có thể dùng JKFF để tạo ra một DFF: 
Phương trình đặc trưng của JKFF: 
Qn+1 = nn QJ QJ + (4.2) 
Chuyển 4.1 sạng dạng 4.2: 
Qn+1 = D = D ( nQ + Qn) = D nQ + DQn (4.3) 
So sánh 4.3 và 4.1 ta có: 
D = J 
K = D 
Từ đó ta có sơ đồ của DFF được thiết kế từ JKFF như hình 4.14 
Hình 4.14: Tạo DFF từ JKFF 
Nếu ta thêm vào JKFF một mạch đảo như hình vẽ. Sao cho K là nghịch đảo của J thì ta có 
Triger D : 
4.6.TRIGGER T (TOGGLE) 
4.6.1. Ký hiệu: 
Trigger T có 2 đầu ra Q và nQ , một đầu vào T. TFF có chức năng duy trì và chuyển đổi 
trạng thái tuỳ thuộc tín hiệu đầu vào T. Có ký hiệu như hình 4.15 
Hình 4.15: Ký hiệu TFF 
Nó có phương trình đặc trưng của TFF là: 
nn1n QTQTQ +=+ (4.4) 
Khi T = 0 thì Qn+1 = Qn (giữ nguyên trạng thái cũ) 
Khi T = 1 thì Qn+1 = nQ (nghịch đảo trạng thái cũ) 
 74
Bảng trạng thái: 
T Qn Qn+1 
0 0 0 
0 1 1 
1 0 1 
1 1 0 
 Nghĩa là: 
Tn 1nQ + 
1 nQ 
0 Qn 
Từ bảng trạng thái ta thấy Trigger T thay đổi trạng thái mỗi khi có xung nhịp đến. Như 
vậy với kích thích liên tục ở đầu vào thì đầu ra cũng thay đổi trạng thái liên tục. 
4.6.2. Tạo TFF từ JKFF: 
Phương trình đặc trưng của JKFF: 
Qn+1 = nn QJ QJ + (4.2) 
So sánh 4.2 và 4.4 ta có: 
J = T 
K = T 
Từ đó ta có sơ đồ của TFF được thiết kế từ JKFF như hình 4.16 
Hình 4.16: Tạo TFF từ JKFF 
Từ hình 4.16 ta thấy JKFF có thể biến đổi thành TFF bằng cách cho J = K = 1. Nghĩa là ta 
nốí 2 đầu J và K lại làm một và gọi là đầu vào T. 
4.7: TRIGGER CHỦ - TỚ (MASTER – SLAVE) 
4.7.1: Khái niệm: 
Trigger chủ - tớ là Trigger có hai phần là hai Trigger, có hai khối điều khiển riêng nhưng 
lại có quan hệ với nhau. Một Trigger được gọi là chủ (master), một Trigger là tớ (slaver) (Hình 
4.17) 
 75
Hình 4.17: Sơ đồ khối một Trigger MS 
Trigger chủ thực hiện chức năng logic cơ bản của hệ 
Trigger tớ nhớ trạng thái của hệ sau khi thực hiện xong việc ghi thông tin. Đầu ra của hệ 
là đầu ra của Trigger tớ. Mỗi trigger được điều khiển bằng một xung nhịp khác trạng thái, 
nghĩa là nếu Ck chủ = 0 thì Ck tớ bằng 1. 
Dưới sự điều khiển của xung nhịp, việc ghi thông tin vào trigger MS được thực hiện qua 
4 bước sau: 
Bước 1: Cách ly chủ tớ. 
Bước 2: Ghi thông tin vào chủ 
Bước 3: Cách ly giữa đầu vào và chủ 
Bước 4: Chuyển thông tin từ trigger chủ sang trigger tớ. 
Xung nhịp được đưa vào trigger chủ CkM = 1 nên thông tin được đưa vào trigger chủ. 
Đầu vào đồng bộ của trigger tớ do tác động của cổng đảo nên không nhận xung đồng bộ CkS = 
0, trigger chủ và trigger tớ bị cách ly. Sau khi kết thúc xung đồng bộ CkM = 0 làm cách ly giữa 
đầu vào và trigger chủ. Do tác động của cổng đảo CkS = 1, trigger tớ mở chuyển thông tin từ 
trigger chủ sang trigger tớ. Để tránh loạn nhịp, quá trình ghi thông tin cần phải duy trì xung 
nhịp một cách chính xác. 
4.7.2. RSFF chủ tớ: 
RSFF có sơ đồ logic như hình 4.18 
Hình 4.18: Sơ đồ logic của Trigger RSFF chủ tớ 
RSFF chủ tớ gồm hai trigger mắc nối tiếp sử dụng chung một xung nhịp, nhưng trước 
khi đưa vào trigger tớ xung nhịp phải qua cổng đảo, nhờ vậy xung nhịp cung cấp cho hai 
trigger luôn luôn ngược dấu nhau. 
 76
Khi chưa có xung nhịp CkM = 0: Trigger chủ ngắt, trigger tớ có CkS = 1 nên hoạt động, 
nhận thông tin từ trigger chủ, cách ly tớ với đầu vào. 
Khi có xung nhịp CkM = 1: Trigger chủ nhận thông tin vào, CkS = 0 trigger tớ bị ngắt, 
đầu ra Q và Q
r
 duy trì trạng thái cũ. 
n
m
1n
m QRSQ +=+ 
RS = 0 
Khi CkM đột biến xuống 0, trigger chủ ngắt, CkS lên 1, trigger tớ tiếp nhận thông tin đã 
được trigger chủ ghi nhớ trước đó, trigger tớ chuyển trạng thái. 
QRSQ 1n +=+ 
RS = 0