Giáo trình môn Điện tử số (Phần 1)
Các tính chất của số nhị phân
- Số nhị phân n bit có 2n giá trị từ 0 đến 2n – 1
- Số nhị phân có giá trị 2n – 1: 1 1(n bit 1)
và giá trị 2n: 10 0(n bit 0)
- Số nhị phân có giá trị lẻ là số có LSB =1; ngược lại giá trị chẵn là số có LSB = 0
- Các bội số của bit:
1B (Byte) = 8 bit
1 KB = 210 B = 1024 B
1 MB = 210 KB = 220 B
1 GB = 210 MB
Mã nhị phân
Từ mã: là các tổ hợp nhị phân được sử dụng trong loại mã nhị phân
- Mã nhị phân cho số thập phân (BCD - Binary Coded Decimal)
- Mã Gray: là mã nhị phân mà 2 giá trị liên tiếp nhau có tổ hợp bit biểu diễn chỉ khác nhau 1
bit
Bạn đang xem 20 trang mẫu của tài liệu "Giáo trình môn Điện tử số (Phần 1)", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
Tóm tắt nội dung tài liệu: Giáo trình môn Điện tử số (Phần 1)
BỘ CÔNG THƯƠNG TRƯỜNG CAO ĐẲNG KỸ THUẬT CAO THẮNG BỘ MÔN ĐIỆN TỬ VIỄN THÔNG NGUYỄN THIỆN THÔNG NGUYỄN DUY THẮNG GIÁO TRÌNH ĐIỆN TỬ SỐ (GIÁO TRÌNH DÙNG CHO HỆ CAO ĐẲNG NGÀNH CNKT ĐIỆN TỬ, TRUYỀN THÔNG) TP. HỒ CHÍ MINH - 2019 i MỤC LỤC CHƯƠNG 1: HỆ THỐNG SỐ ĐẾM - SỐ NHỊ PHÂN ......................................................... 1 1.1. CÁC HỆ THỐNG SỐ ĐẾM ........................................................................................ 1 1.1.1. Các khái niệm ....................................................................................................... 1 1.1.2. Chuyển đổi cơ số .................................................................................................. 2 1.2. SỐ NHỊ PHÂN (BINARY) ......................................................................................... 3 1.2.1. Các tính chất của số nhị phân ............................................................................... 3 1.2.2. Các phép toán số học trên số nhị phân ................................................................. 4 1.2.3. Mã nhị phân .......................................................................................................... 4 1.3. SỐ NHỊ PHÂN CÓ DÂU ............................................................................................ 7 1.3.1. Biểu diễn số có dấu ............................................................................................... 7 1.3.2. Các phép toán cộng từ số có dấu .......................................................................... 9 CHƯƠNG 2: ĐẠI SỐ BOOLE - CỔNG LOGIC ................................................................ 14 2.1. CẤU TRÚC ĐẠI SỐ BOOLE ................................................................................... 14 2.1.1. Các tiên đề (Axioms) .......................................................................................... 14 2.1.2. Các định lý cơ bản (Basic Theorems)................................................................. 15 2.2. HÀM BOOLE (BOOLEAN FUNCTION) ................................................................ 15 2.2.1. Định nghĩa .......................................................................................................... 15 2.2.2. Bù của 1 hàm ...................................................................................................... 16 2.3. DẠNG CHÍNH TẮC VÀ DẠNG CHUẨN CỦA HÀM BOOLE ............................. 16 2.3.1. Các tích chuẩn (minterm) và tổng chuẩn (Maxterm) ......................................... 16 2.3.2. Dạng chính tắc (Canonical Form) ...................................................................... 17 2.3.3. Dạng chuẩn (Standard Form) ............................................................................. 18 2.4. CỔNG LOGIC ........................................................................................................... 19 2.4.1. Cổng NOT .......................................................................................................... 19 2.4.2. Cổng AND .......................................................................................................... 19 2.4.3. Cổng OR ............................................................................................................. 20 2.4.5. Cổng NOR .......................................................................................................... 20 2.4.6. Cổng EXOR ........................................................................................................ 21 2.4.7. Cổng ENOR ........................................................................................................ 21 2.5. RÚT GỌN HÀM BOOLE ......................................................................................... 21 2.5.1. Phương pháp đại số ............................................................................................ 21 2.5.2. Phương pháp bìa KARNAUGH ......................................................................... 22 2.6. THỰC HIỆN HÀM BOOLE BẰNG CỔNG LOGIC ............................................... 30 2.6.1. Cấu trúc cổng AND_OR..................................................................................... 30 2.6.2. Cấu trúc cổng OR _ AND ................................................................................... 31 2.6.3. Cấu trúc cổng AND_OR_INVERTER (AOI) .................................................... 31 2.6.4. Cấu trúc cổng OR _ AND _INVERTER (OAI) ................................................. 31 2.6.5. Cấu trúc toàn cổng NAND ................................................................................. 33 2.6.6. Cấu trúc toàn cổng NOR .................................................................................... 34 CHƯƠNG 3: HỆ TỔ HỢP .................................................................................................... 36 3.1. GIỚI THIỆU - CÁCH THIẾT LẬP HỆ TỔ HỢP ..................................................... 36 3.2. BỘ CỘNG - TRỪ NHỊ PHÂN .................................................................................. 38 3.2.1. Bộ cộng (Adder) ................................................................................................. 38 3.2.2. Bộ trừ (Subtractor) .............................................................................................. 40 ii 3.2.3. Bộ cộng / trừ nhị phân song song .......................................................................41 3.3. Hệ chuyển mã (Code Conversion) .............................................................................42 3.4. BỘ GIẢI MÃ (DECODER) .......................................................................................43 3.4.1. Giới thiệu ............................................................................................................43 3.4.2. IC giải mã ...................................................................................................................45 3.4.3. Sử dụng bộ giải mã thực hiện hàm Boole ...........................................................46 3.5. BỘ MÃ HÓA (ENCODER) .......................................................................................46 3.5.1. Giới thiệu ............................................................................................................46 3.5.2. IC mã hóa ưu tiên 8 sang 3 (74148) ....................................................................48 3.6. BỘ DỒN KÊNH (MULTIPLEXER – MUX) ............................................................48 3.6.1. Giới thiệu ............................................................................................................48 3.6.2. IC dồn kênh .........................................................................................................50 3.6.3. Sử dụng bộ MUX thực hiện hàm Boole .............................................................51 3.7. BỘ PHÂN KÊNH (DEMUX) ....................................................................................52 3.7.1. Giới thiệu ............................................................................................................52 3.7.2. IC phân kênh 74LS155 .......................................................................................53 3.8. BỘ SO SÁNH ĐỘ LỚN (COMPARATOR) .............................................................53 3.8.1. Giới thiệu ............................................................................................................53 3.8.2. IC so sánh 74LS85 ..............................................................................................55 CHƯƠNG 4: HỆ TUẦN TỰ- .................................................................................................56 4.1. GIỚI THIỆU ..............................................................................................................56 4.2. MẠCH CHỐT (LATCH) VÀ FLIP-FLOP (FF) ........................................................56 4.2.1. Các mạch chốt .....................................................................................................57 4.2.2. Flip Flop (FF) ......................................................................................................59 4.3. BỘ ĐẾM (COUNTER) ..............................................................................................63 4.3.1. Giới thiệu ............................................................................................................63 4.3.2. Bộ đếm nối tiếp (Asynchronous Counter) ..........................................................63 4.3.3. Bộ đếm song song (Synchronous Counter) ........................................................68 4.4. THANH GHI DỊCH (SHIFT REGISTER) ................................................................74 4.4.1. Thanh ghi dịch nhập nối tiếp – xuất nối tiếp (SISO) ..........................................74 4.4.2. Thanh ghi dịch nhập nối tiếp – xuất song song (SIPO) ......................................75 4.4.3. Thanh ghi dịch nhập song song – xuất nối tiếp (PISO) ......................................75 4.4.4. Thanh ghi dịch nhập song song – xuất song song (PIPO) ..................................76 4.5. BỘ ĐẾM THANH GHI DỊCH (SHIFT REGISTER COUNTER) ............................79 4.5.1. Bộ đếm vòng (Ring Counter) ..............................................................................79 4.5.2. Bộ đếm vòng xoắn (Twisted-ring Counter): bộ đếm Johnson ............................79 4.6. PHÂN TÍCH HỆ TUẦN TỰ ......................................................................................80 4.6.1. Kiểu MEALY ......................................................................................................80 4.6.2. Kiểu MOORE .....................................................................................................82 4.7. THIẾT KẾ HỆ TUẦN TỰ .........................................................................................83 4.7.1. Thành lập graph trạng thái hoặc bảng chuyển trạng thái ....................................83 4.7.2. Rút gọn trạng thái ................................................................................................84 4.7.4. Chọn FF và thiết kế phần tổ hợp .........................................................................86 4.8. LƯU ĐỒ MÁY TRẠNG THÁI .................................................................................92 Chương 1: Hệ thống số đếm - số nhị phân 1 CHƯƠNG 1: HỆ THỐNG SỐ ĐẾM - SỐ NHỊ PHÂN 1.1. CÁC HỆ THỐNG SỐ ĐẾM 1.1.1. Các khái niệm - Cơ số (r - radix): là số lượng ký tự chữ số (ký số - digit) sử dụng để biểu diễn trong hệ thống số đêm - Trọng số (weight): đại lượng biểu diễn cho vị trí của 1 con số trong chuỗi số - Giá trị (value): tính bằng tổng theo trọng số Số thập phân (Decimal): Cơ số r = 10 400 + 0 + 7 + 0.6 + 0.02 + 0.005 = 407.625 Số nhị phân (Binary): Cơ số r = 2 4 + 0 + 1 + 0 + 0.25 + 0.125 = 5.375 Trọng số = Cơ số vị trí Giá trị = ∑(Ký số x Trọng số) Chương 1: Hệ thống số đếm - số nhị phân 2 Số thập lục phân (Hexadecimal): Cơ sổ r = 16 1280 60 + 0 + 0.25 + 0.0508 + 0.0002 = 1440.301 1.1.2. Chuyển đổi cơ số - Từ thập phân sang nhị phân ˗ Từ thập phân sang thập lục phân Chương 1: Hệ thống số đếm - số nhị phân 3 ˗ Từ nhị phân sang thập lục phân ˗ Từ thập lục phân sang nhị phân 1.2. SỐ NHỊ PHÂN (BINARY) 1.2.1. Các tính chất của số nhị phân - Số nhị phân n bit có 2n giá trị từ 0 đến 2n – 1 - Số nhị phân có giá trị 2n – 1: 1 1(n bit 1) và giá trị 2n: 10 0(n bit 0) - Số nhị phân có giá trị lẻ là số có LSB =1; ngược lại giá trị chẵn là số có LSB = 0 - Các bội số của bit: 1B (Byte) = 8 bit 1 KB = 210 B = 1024 B 1 MB = 210 KB = 220 B 1 GB = 210 MB Chương 1: Hệ thống số đếm - số nhị phân 4 1.2.2. Các phép toán số học trên số nhị phân - Phép cộng - Phép trừ - Phép nhân - Phép chia 1.2.3. Mã nhị phân Chương 1: Hệ thống số đếm - số nhị phân 5 Từ mã: là các tổ hợp nhị phân được sử dụng trong loại mã nhị phân - Mã nhị phân cho số thập phân (BCD - Binary Coded Decimal) - Mã Gray: là mã nhị phân mà 2 giá trị liên tiếp nhau có tổ hợp bit biểu diễn chỉ khác nhau 1 bit - Mã LED 7 đoạn: Chương 1: Hệ thống số đếm - số nhị phân 6 - Mã ký tự ASCII - Mã 1 tron n: là mã nhị phân n bit có mỗi từ mã chỉ có 1 bit 1 (hoặc 0) và n-1 bit còn lại là 0 (hoặc 1) Chương 1: Hệ thống số đếm - số nhị phân 7 1.3. SỐ NHỊ PHÂN CÓ DÂU 1.3.1. Biểu diễn số có dấu Số có dấu theo biên độ (Signed Magnitude) - Bit MSB là bit dấu: 0 là số dương và 1 là số âm, các bit còn lại biểu diễn giá trị độ lớn +13: 01101 - 13: 11101 - Phạm vi biểu diễn: Số bù_1 (1’s Complement) - Số bù_1 của 1 số nhị phân N có chiều dài n bit - Có thể lấy Bù_1 của 1 số nhị phân bằng cách lấy đảo từng bit của nó (0 thành 1 và 1 thành 0) - Biểu diễn số có dấu bù_1 Số có giá trị dương: bit dấu = 0, các bit còn lại biểu diễn độ lớn Số có giá trị âm: lấy bù_1 của số dương có cùng độ lớn - Phạm vi biểu diễn Số bù_2 (1’s Complement) - Số bù _2 của 1 số nhị phân N có chiều dài n bit Chương 1: Hệ thống số đếm - số nhị phân 8 - Biểu diễn số có dấu bù_2 Số có giá trị dương: bit dấu = 0, các bit còn lại biểu diễn độ lớn Số có giá trị âm: lấy bù_2 của số dương có cùng độ lớn - Phạm vi biểu diễn số nhị phân có dấu n bit - Để tìm được giá trị của số âm ta lấy bù_2 của nó; sẽ nhận được số dương có cùng biên độ - Mở rộng chiều dài bit số có dấu: số dương thêm các bit 0 và số âm thêm các bit 1 vào trước - Lấy bù_2 hai lần một số thì bằng chính số đó - Giá trị -1 được biểu diễn là 1 11 (n bit 1) - Giá trị -2n được biểu diễn là 10000 (n bit 0) Chương 1: Hệ thống số đếm - số nhị phân 9 1.3.2. Các phép toán cộng từ số có dấu - Thực hiện giống như số không có dấu - Thực hiện trên toán hạng có cùng chiều dài bit, và kết quả cũng có cùng số bit - Kết quả đúng nếu nằm trong phạm vi biểu diễn số có dấu (nếu kết quả sai thì cần mở rộng chiều dài bit) Tràn (overflow) xảy ra khi số nhớ Cin và Cout tại vị trí dấu là khác nhau. Trừ với số bù_2 Trừ với số có dấu Chương 1: Hệ thống số đếm - số nhị phân 10 Một số khái niệm tổng quát về số bù: 1. Bù cơ số trừ 1 Cho trước 1 số N gồm n ký số trong hệ cơ số r, bù cơ số trừ 1 của N được định nghĩa là rn – 1 – N. Số N và bù cơ số trừ 1 của N phải có cùng ký số. Ví dụ: Xét số 123D ˗ N = 123, n = 3, r = 10. ˗ Bù 9 (bù cơ số trừ 1) của 123D là: rn -1 - N 103 - 1 - 123 = 999 – 123 = 876D ˗ Tương tự, bù 1 của 1100B l Nhận xét Để tính bù 9 của một số thập phân ta lấy 9 trừ đi cho từng ký số. Ví dụ: bù 9 của 2468D là 7531D Để tính bù 1 của một số nhị phân, ta chỉ việc đổi bit 1 thành bit 0 và ngược lại. Ví dụ: bù 1 của 10110B là 01001B. 2. Bù cơ số Cho trước một số N, gồm n ký số trong hệ cơ số r, bù cơ số của N được định nghĩa là: rn – N với N ≠ 0 0 với N = 0 Ví dụ: ˗ Bù 10 của 321D là 103 – 321D = 1000D – 321D = 679D. ˗ Bù 2 của 10101B là 25 – 10101B = 100000B – 10101B =01011B. ˗ Bù 16 của 2CH là 162 – 2CH = 100H – 2CH = D4H Nhận xét Bù cơ số của một số được suy ra từ bù cơ số trừ 1 bằng cách cộng thêm 1. Chương 1: Hệ thống số đếm - số nhị phân 11 1.4. CỘNG TRỪ SỐ BCD Cn là bit nhớ tạo ra từ decade cao nhất, Ci là số nhớ tạo ra từ decade thứ i Chương 1: Hệ thống số đếm - số nhị phân 12 Chương 1: Hệ thống số đếm - số nhị phân 13 Trạng thái logic của tín hiệu số (digital signal): Giản đồ xung (Waveform) của tín hiệu số: BÀI TẬP CHƯƠNG 1 Chương 2: Đại số Boole - cổng logic 14 CHƯƠNG 2: ĐẠI SỐ BOOLE - CỔNG LOGIC 2.1. CẤU TRÚC ĐẠI SỐ BOOLE Là cấu trúc đại số được định nghĩa trên 1 tập phần tử nhị phân B = {0,1} và các phép toán nhị phân: AND (.), OR (+), NOT (’). Thứ tự phép toán: theo thứ tự dấu ngoặc (), NOT, AND, OR 2.1.1. Các tiên đề (Axioms) - Tính kín (Closure Property) - Phần tử đồng nhất (Identity Element) - Tính giao hoán (Commutative Property) - Tính phân bố (Distributive Property) - Phần tử bù (Complement Element) Chương 2: Đại số Boole - cổng logic 15 2.1.2. Các định lý cơ bản (Basic Theorems) - Định lý 1: - Định lý 2: - Định lý 3: - Định lý 4: định lý hấp thu (Absorption) - Định lý 5: định lý kết hợp (Associative) - Định lý 6: định lý De Morgan Mở rộng 2.2. HÀM BOOLE (BOOLEAN FUNCTION) 2.2.1. Định nghĩa - Hàm Boole là 1 biểu thức được tạo bởi các biến nhị phân và các phép toán nhị phân NOT, AND, OR. - Với giá trị cho trước của các biến, hàm Boole sẽ có giá trị là 0 hoặc 1 - Bảng giá trị Chương 2: Đại số Boole - cổng logic 16 2.2.2. Bù của 1 hàm - Sử dụng định lý De Morgan - Lấy biểu thức đối ngẫu và lấy bù các biến Tính đối ngẫu (Duality): Hai biểu thức được gọi là đối ngẫu của nhau khi ta thay phép toán AND bằng OR, phép toán OR bằng AND, 0 thành 1 và 1 thành 0 Lấy đối ngẫu Bù các biến 2.3. DẠNG CHÍNH TẮC VÀ DẠNG CHUẨN CỦA HÀM BOOLE 2.3.1. Các tích chuẩn (minterm) và tổng chuẩn (Maxterm) - Tích chuẩn (minterm): mi (0 ≤ i ≤ 2n – 1) là các số hạng tích (AND) của n biến mà hàm Boole phụ thuộc với quy ước biến đó có bù nếu nó là 0 và không bù nếu là 1 - Tổng chuẩn (Maxterm): Mi (0 ≤ i ≤ 2n – 1) là các số hạng tổng (OR) của n biến mà hàm Boole phụ thuộc với quy ước biến đó có bù nếu nó là 1 và không bù nếu là 0 Chương 2: Đại số Boole - cổng logic 17 2.3.2. Dạng chính tắc (Canonical Form) - Dạng chính tắc 1: là dạng tổng của các tích chuẩn (minterm) làm cho hàm Boole có giá trị 1 - Dạng chính tắc 2: là dạng tích của các tổng chuẩn (Maxterm) làm cho hàm Boole có giá trị 0. Chương 2: Đại số Boole - cổng logic 18 Trường hợp hàm Boole tùy định (don’t care): Hàm Boole n biến có thể không được định nghĩa hết tất cả 2n tổ hợp của n biến phụ thuộc. Khi đó tại các tổ hợp không sử dụng này, hàm Boole sẽ nhận giá trị tùy định (don’t care), nghĩa là hàm Boole có thể nhận giá trị 0 hoặc 1. 2.3.3. Dạng chuẩn (Standard Form) - Dạng chuẩn 1: là dạng tổng các tích (S.O.P – Sum of Product) Chương 2: Đại số Boole - cổng logic 19 - Dạng chuẩn 2: là dạng tích các tổng (P.O.S – Product of Sum) 2.4. CỔNG LOGIC 2.4.1. Cổng NOT 2.4.2. Cổng AND Với cổng AND có nhiều ngõ vào, ngõ ra sẽ là 1 nếu tất cả các ngõ vào đều là 1. Chương 2: Đại số Boole - cổng logic 20 2.4.3. Cổng OR Với cổng OR có nhiều ngõ vào, ngõ ra sẽ là 0 nếu tất cả các ngõ vào đều là 0. 2.4.4. Cổng NAND Với cổng NAND có nhiều ngõ vào, ngõ ra sẽ là 0 nếu tất cả các ngõ vào đều là 1 2.4.5. Cổng NOR Với cổng NOR có nhiều ngõ vào, ngõ ra sẽ là 1 nếu tất cả các ngõ vào đều là 0 Chương 2: Đại số Boole - cổng logic 21 2.4.6. Cổng EXOR Với cổng XOR có nhiều ngõ vào, ngõ ra sẽ là 1 nếu tổng số bit 1 ở các ngõ vào đều là số lẻ. 2.4.7. Cổng ENOR Với cổng XNOR có nhiều ngõ vào, ngõ ra sẽ là 1 nếu tổng số bit 1 ở các ngõ vào đều là số chẵn. 2.5. RÚT GỌN HÀM BOOLE Rút gọn (tối thiểu hóa) hàm Boole nghĩa là đưa hàm Boole về dạng biểu diễn đơn giản nhất, sao cho: - Biểu thức có chứa ít nhất các thừa số và mỗi thừa số chứa ít nhất các biến - Mạch logic thực hiện có chứa ít nhất các vi mạch số 2.5.1. Phương pháp đại số Dùng các định lý và tiên đề để rút gọn hàm Chương 2: Đại số Boole - cổng logic 22 2.5.2. Phương pháp bìa KARNAUGH Cách biểu diễn - Bìa K gồm các ô vuông, mỗi ô vuông biểu diễn cho tổ hợp n biến. Như vậy bìa K cho n biến sẽ có 2n ô. - Hai ô được gọi là kề cận nhau khi tổ hợp biến mà chúng biểu diễn chỉ khác nhau 1 biến. - Trong ô sẽ ghi giá trị tương ứng của hàm Boole tại tổ hợp đó. Ở dạng chính tắc 1 thì đưa các giá trị 1 và X lên các ô, không đưa các giá trị 0. Ngược lại, dạng chính tắc 2 thì đưa giá trị 0 và X Bìa 2 biến Bìa 3 biến Chương 2: Đại số Boole - cổng logic 23 Bìa 4 biến Bìa 5 biến Rút gọn bìa Karnaugh Nguyên tắc - Liên kết đôi: Khi liên kết (OR) hai ô có giá trị 1 (Ô_1) kề cận với nhau trên bìa K, ta sẽ được 1 số hạng tích mất đi 1 biến so với tích chuẩn (biến mất đi là biến khác nhau giữa 2 ô). Hoặc khi liên kết (AND) hai ô có giá trị 0 (Ô_0) kề cận với nhau trên bìa K, ta sẽ được 1 số hạng tổng mất đi 1 biến so với tổng chuẩn (biến mất đi là biến khác nhau giữa 2 ô). Chương 2: Đại số Boole - cổng logic 24 - Liên kết 4: Tương tự như liên kết đôi khi liên kết 4 Ô_1 hoặc 4 Ô_0 kề cận với nhau, ta sẽ loại đi được 2 biến (2 biến khác nhau giữa 4 ô) - Liên kết 8: liên kết 8 ô kề cận với nhau, ta sẽ loại đi được 3 biến (3 biến khác nhau giữa 8 ô) Liên kết 2k: khi ta liên kết 2k Ô_1 hoặc 2k Ô_0 kề cận với nhau, ta sẽ loại đi được k biến (k biến khác nhau giữa 2k ô) Chương 2: Đại số Boole - cổng logic 25 Các ví dụ về 2 ô kế cận Các ví dụ về 4 ô kế cận Chương 2: Đại số Boole - cổng logic 26 Chương 2: Đại số Boole - cổng logic 27 Các ví dụ về 8 ô kế cận Chương 2: Đại số Boole - cổng logic 28 Các bước thực hiện rút gọn theo dạng S.O.P: - Biểu diễn các Ô_1 lên bìa K - Thực hiện các liên kết có thể có sao cho các Ô_1 được liến kết ít nhất 1 lần; mỗi lần liên kết cho ta 1 số hạng tích. (Nếu Ô_1 không có kề cận với các Ô_1 khác thì ta có liên kết 1: số hạng tích chính bằng minterm của ô đó). - Biểu thức rút gọn có được bằng cách lấy tổng (OR) của các số hạng tích liên kết trên. Các bước thực hiện rút gọn theo dạng P.O.S: - Biểu diễn các Ô_0 lên bìa K - Thực hiện các liên kết có thể có sao cho các Ô_0 được liến kết ít nhất 1 lần; mỗi lần liên kết cho ta 1 số hạng tổng. - Biểu thức rút gọn có được bằng cách lấy tích (AND) của các số hạng tổng liên kết trên. - Ví dụ: Rút gọn hàm sau Chương 2: Đại số Boole - cổng logic 29 Trường hợp rút gọn hàm Boole có tùy định: thì ta có thể coi các Ô tùy định này là Ô_1 hoặc Ô_0 sao cho có lợi khi liên kết (nghĩa là có được liên kết nhiều Ô kề cận nhất) Chương 2: Đại số Boole - cổng logic 30 Chú ý: - Ưu tiên liên kết cho các ô chỉ có 1 kiểu liên kết (phải là liên kết có nhiều ô nhất). - Khi liên kết phải đảm bảo có chứa ít nhất 1 ô chưa được liên kết lần nào. - Có thể có nhiều cách liên kết có kết quả tương đương nhau. - Ta coi các tùy định như là những ô đã liên kết rồi Ví dụ: Rút gọn các hàm 2.6. THỰC HIỆN HÀM BOOLE BẰNG CỔNG LOGIC 2.6.1. Cấu trúc cổng AND_OR Cấu trúc AND_OR là sơ đồ logic thực hiện cho hàm Boole biểu diễn theo dạng tổng các tích (S.O.P) Chương 2: Đại số Boole - cổng logic 31 2.6.2. Cấu trúc cổng OR _ AND Cấu trúc OR _ AND là sơ đồ logic thực hiện cho hàm Boole biểu diễn theo dạng tích các tổng (P.O.S) 2.6.3. Cấu trúc cổng AND_OR_INVERTER (AOI) Cấu trúc AOI là sơ đồ logic thực hiện cho hàm Boole biểu diễn theo dạng bù (INVERTER = NOT) của tổng các tích 2.6.4. Cấu trúc cổng OR _ AND _INVERTER (OAI) Cấu trúc OAI là sơ đồ logic thực hiện cho hàm Boole biểu diễn theo dạng bù của tích các tổng. Chương 2: Đại số Boole - cổng logic 32 Các IC logic thực tế Chương 2: Đại số Boole - cổng logic 33 2.6.5. Cấu trúc toàn cổng NAND Cấu trúc NAND là sơ đồ logic thực hiện cho hàm Boole có biểu thức là dạng bù của 1 số hạng tích - Dùng định lý De Morgan để biến đổi số hạng tổng thành tích - Cổng NOT cũng được thay thế bằng cổng NAND - Chương 2: Đại số Boole - cổng logic 34 Trong thực tế người ta chỉ sử dụng 1 loại cổng NAND 2 ngõ vào khi đó ta phải biến đổi biểu thức sao cho chỉ có dạng bù trên 1 số hạng tích chỉ có 2 biến 2.6.6. Cấu trúc toàn cổng NOR Cấu trúc NOR là sơ đồ logic thực hiện cho hàm Boole có biểu thức là dạng bù của 1 số hạng tổng. - Dùng định lý De Morgan để biến đổi số hạng tích thành tổng - Cổng NOT cũng được thay thế bằng cổng NOR Chương 2: Đại số Boole - cổng logic 35 BÀI TẬP CHƯƠNG 2 Chương 3: Hệ tổ hợp 36 CHƯƠNG 3: HỆ TỔ HỢP 3.1. GIỚI THIỆU - CÁCH THIẾT LẬP HỆ TỔ HỢP Mạch logic được chia làm 2 loại: - Hệ tổ hợp (Combinational Circuit) - Hệ tuần tự (Sequential Circuit) Hệ tổ hợp là mạch mà các ngõ ra chỉ phụ thuộc vào các giá trị của các ngõ vào. Mọi sự thay đổi của ngõ vào sẽ làm ngõ rat hay đổi theo ❖ Các bước thiết kế: - Phát biểu bài toán - Xác định số biến ngõ vào và số biến ngõ ra - Thành lập bảng giá trị chỉ rõ mối quan hệ giữa ngõ vào và ngõ ra - Tìm biểu thức rút gọn của từng ngõ ra phụ thuộc vào các biến ngõ vào - Thực hiện sơ đồ logic Ví dụ: Thiết kế hệ tổ hợp có 3 ngõ vào X, Y, Z; và 2 ngõ ra F, G - Ngõ ra F là 1 nếu như 3 ngõ vào có số bit 1 nhiều hơn số bit 0; ngược lại F = 0. - Ngõ ra G là 1 nếu như giá trị nhi phân của 3 ngõ vào lớn hơn 1 và nhỏ hơn 6; ngược lại G = 0 Chương 3: Hệ tổ hợp 37 Trường hợp hệ tổ hợp không sử dụng tất cả 2n tổ hợp của ngõ vào, thì tại các tổ hợp không sử dụng đó ngõ ra có giá trị tùy định Ví dụ: Thiết kế hệ tổ hợp có ngõ vào biểu diễn cho 1 số mã BCD. Nếu giá trị ngõ vào nhỏ hơn 3 thì ngõ ra có giá trị bằng bình phương giá trị ngõ vào; ngược lại giá trị ngõ ra bằng giá trị ngõ vào trừ đi 3. Chương 3: Hệ tổ hợp 38 3.2. BỘ CỘNG - TRỪ NHỊ PHÂN 3.2.1. Bộ cộng (Adder) Bộ cộng bán phần (Half Adder – H.A) Bộ cộng bán phần là hệ tổ hợp có nhiệm vụ thực hiện phép cộng số học x+y (x,y là 2 bit nhị phân ngõ vào); hệ có 2 ngõ ra; bit tổng S (Sum) và bit nhớ C (Carry) Chương 3: Hệ tổ hợp 39 Bộ cộng toàn phần (Full Adder – F.A) Bộ cộng toàn phần thực hiện phép cộng số học 3 bit x + y + z (z biểu diễn cho bit nhớ từ vị trí có trọng số nhỏ hơn gởi tới) Chương 3: Hệ tổ hợp 40 3.2.2. Bộ trừ (Subtractor) Bộ trừ bán phần (Half Subtractor – H.S) Bộ trừ bán phần có nhiệm vụ thực hiện phép trừ số học x - y (x,y là 2 bit nhị phân ngõ vào); hệ có 2 ngõ ra; bit tổng D (Difference) và bit mượn B (Borrow) Bộ trừ toàn phần (Full Subtractor – F.S) Bộ trừ toàn phần thực hiện phép trừ số học 3 bit x - y - z (z biểu diễn cho bit muọn từ vị trí có trọng số nhỏ hơn gởi tới) Chương 3: Hệ tổ hợp 41 3.2.3. Bộ cộng / trừ nhị phân song song Bộ cộng nhị phân Bộ trừ nhị phân - Sử dụng các bộ trừ toàn phần F.S - Thực hiện bằng phép cộng với bù 2 của số trừ Kết quả: - C4 = 1 kết quả là số dương - C4 = 0 kết quả là số âm Chương 3: Hệ tổ hợp 42 Bộ cộng / trừ nhị phân 3.3. Hệ chuyển mã (Code Conversion) - Hệ chuyển mã là hệ tổ hợp có nhiệm vụ làm cho 2 hệ thống tương thích với nhau, mặc dù mỗi hệ thống dùng mã nhị phân khác nhau. - - Hệ chuyển mã có ngõ vào cung cấp các tổ hợp mã nhị phân A và các ngõ ra tạo ra cá tổ hợp mã nhị phân B. Như vậy, ngõ vào và ngõ ra phải có số lượng từ mã bằng nhau. Ví dụ: Thiết kế hệ chuyển mã từ mã BCD thành mã BCD quá 3 Chương 3: Hệ tổ hợp 43 3.4. BỘ GIẢI MÃ (DECODER) 3.4.1. Giới thiệu - Bộ giải mã là hệ chuyển mã có nhiệm vụ chuyển từ mã nhị phân cơ bản n bit ở ngõ vào thành mã nhị phân 1 trong m ở ngõ ra - Với giá trị i của tổ hợp nhị phân ở ngõ vào, thì ngõ ra Yi sẽ tích cực và các ngõ ra còn lại sẽ không tích cực. - Có 2 dạng: ngõ ra tích cực cao (mức 1) và ngõ ra tích cực thấp (mức 0) Chương 3: Hệ tổ hợp 44 Bộ giải mã ngõ ra tích cực cao Bộ giải mã ngõ ra tích cực thấp Chương 3: Hệ tổ hợp 45 Bộ giải mã có ngõ vào cho phép - Ngoài các ngõ vào dữ liệu, bộ giải mã có thể có 1 hay nhiều ngõ vào cho phép - Khi các ngõ vào cho phép ở trạng thái tích cực thì mạch giải mã mới được hoạt động. Ngược lại, mạch giải mã sẽ không hoạt động; khi đó các ngõ ra đều ở trạng thái không tích cực. 3.4.2. IC giải mã IC 74139: gồm 2 bộ giải mã 2 sang 4 ngõ ra tích cực thấp Chương 3: Hệ tổ hợp 46 IC 74138: bộ giải mã 3 sang 8 ngõ ra tích cực thấp 3.4.3. Sử dụng bộ giải mã thực hiện hàm Boole Ngõ ra của bộ giải mã là minterm (ngõ ra tích cực cao) hoặc maxterm (ngõ ra tích cực thấp) của n biến ngõ vào. Do đó, ta có thể sử dụng bộ giải mã thực hiện hàm Boole theo dạng chính tắc 3.5. BỘ MÃ HÓA (ENCODER) 3.5.1. Giới thiệu - Encoder là hệ chuyển mã thực hiện hoạt động ngược lại với decoder. Nghĩa là encoder có m ngõ vào theo mã nhị phân 1 trong m và n ngõ ra theo mã nhị phân cơ bản (với m ≤ 2n) - Với ngõ vào Ii được tích cực thì ngõ ra chính là tổ hợp giá trị nhị phân i tương ứng Chương 3: Hệ tổ hợp 47 Bộ mã hóa có ưu tiên (Priority Encoder): là mạch mã hóa sao cho nếu có nhiều hơn 1 ngõ vào cùng tích cực thì ngõ ra sẽ là giá trị nhị phân của ngõ vào có ưu tiên cao nhất. Chương 3: Hệ tổ hợp 48 3.5.2. IC mã hóa ưu tiên 8 sang 3 (74148) 3.6. BỘ DỒN KÊNH (MULTIPLEXER – MUX) 3.6.1. Giới thiệu - Bộ MUX 2n→1 là hệ tổ hợp có nhiều ngõ vào nhưng chỉ có 1 ngõ ra. Ngõ vào gồm 2 nhóm: m ngõ vào dữ liệu (data input) và n ngõ vào lựa chọn (select input) - Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu Di sẽ được chọn đưa đến ngõ ra. (m = 2n) Chương 3: Hệ tổ hợp 49 Bộ MUX 4→1 Chương 3: Hệ tổ hợp 50 3.6.2. IC dồn kênh 74LS153: gồm 2 bộ MUX 4→1 74LS151: bộ MUX 8→1 Chương 3: Hệ tổ hợp 51 3.6.3. Sử dụng bộ MUX thực hiện hàm Boole Bộ MUX 2n thực hiện hàm Boole n biến Bộ MUX 2n thực hiện hàm Boole n+1 biến Chương 3: Hệ tổ hợp 52 3.7. BỘ PHÂN KÊNH (DEMUX) 3.7.1. Giới thiệu - Bộ DEMUX 1→2n có chức năng thực hiện hoạt động ngược lại với bộ MUX. Mạch có 1 ngõ vào dữ liệu, n ngõ vào lựa chọn và 2n ngõ ra - Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu D sẽ được chọn đưa đến ngõ ra Yi. Bộ DEMUX 1→4 Chương 3: Hệ tổ hợp 53 3.7.2. IC phân kênh 74LS155 Gồm 2 bộ phân kênh 1→4 3.8. BỘ SO SÁNH ĐỘ LỚN (COMPARATOR) 3.8.1. Giới thiệu - Bộ so sánh là hệ tổ hợp có nhiệm vụ so sánh 2 số nhị phân không dấu A và B(mỗi số n bit) - Bộ so sánh có 3 ngõ ra(A>B), (A=B) và (A<B); chỉ có 1 ngõ ra tích cực theo kết quả so sánh. Bộ so sánh 3 bit Sử dụng biến trung gian: Chương 3: Hệ tổ hợp 54 Chương 3: Hệ tổ hợp 55 3.8.2. IC so sánh 74LS85 BÀI TẬP CHƯƠNG 3
File đính kèm:
- giao_trinh_mon_dien_tu_so_phan_1.pdf