Giáo trình Kỹ thuật xung – số

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT HƯNG YÊN 
KHOA ĐIỆN-ĐIỆN TỬ 
 KỸ THUẬT XUNG – SỐ 
Hưng Yên 2015 
(Tài liệu lưu hành nội bộ) 
 1 
CHƢƠNG 1: TÍN HIỆU XUNG 
VÀ QUÁ TRÌNH TÁC ĐỘNG XUNG LÊN KHÂU TUYẾN TÍNH 
1.1 Mở đầu 
Các thiết bị điện tử hiện có rất nhiều chế độ làm việc khác nhau. Một trong số đó 
rất quan trọng và đang phát triển trong các thiết bị điện, điện tử nói chung hay trong công 
nghệ chuyển mạch tự động hiện nay đó là chế độ xung. Hay người ta thường gọi đó là 
chế độ khoá của các mạch điện tử. 
 * Đặc điểm của chế độ xung: 
 - Điện áp (hay dòng điện) không tồn tại liên tục mà tồn tại một cách gián đoạn 
theo thời gian. 
 * Các ưu điểm cơ bản của thiết bị làm việc ở chế độ xung: 
 - Cho phép thực hiện phép đo khoảng cách đơn giản trong các hệ thống Rada 
xung. 
2
.ct
D 
Trong đó: 
- D : là khoảng cách từ vật cần đo đến Rađa (đơn vị tính m) 
- c : là vận tốc ánh sáng c = 3.108 m/s 
- t : là khoảng thời gian từ khi phát tín hiệu đi từ Rada đến 
khi nhận được tín hiệu phản xạ. Được tính bằng giây (s) 
 - Cho phép thực hiện mã hoá tín hiệu cho nên đảm bảo được độ bảo mật thông tin 
cao. 
 - Tính chống nhiễu của hệ thống làm việc với tín hiệu xung cao bởi vì độ sai lệch 
cho phép của tín hiệu xung lớn hơn nhiều lần so với tín hiệu tương tự. 
 - Cho phép thực hiện việc nén thông tin, mã hoá thông tin cho nên thực hiện được 
việc ghép được nhiều kênh thông tin trên cùng một đường truyền tín hiệu. 
 - Dễ dàng ghép nối với hệ thống máy tính để tự động xử lý kết quả và lưu trữ 
thông tin để xử lý tiếp theo. Thiết bị làm việc ở chế độ xung được gọi là thiết bị xung. 
 Nhiệm vụ chính của môn học là nghiên cứu tín hiệu xung, các quá trình xung và 
các mạch tạo tín hiệu xung cơ bản. 
1.2 Tín hiệu xung và các tham số cơ bản của tín hiệu xung vuông 
1.2.1Tín hiệu xung 
 Định nghĩa: Tín hiệu xung là tín hiệu tồn tại gián đoạn theo thời gian. Thời gian 
tồn tại của tín hiệu rất ngắn có thể so sánh với thời gian quá trình quá độ (QTQĐ) của 
thiết bị mà nó tác động lên. 
 2 
 Thời gian tồn tại của xung được gọi là độ rộng xung, ký hiệu là tx có thứ nguyên là 
giây (s). Độ rộng xung có tính chất tương đối phụ thuộc vào thiết bị mà chúng tác động 
lên. 
 Ví dụ: 
 - Trong hệ thống điều khiển tự động tx được tính bằng giây (s). 
 - Trong các hệ thống thông tin liên lạc tx được tính bằng mili giây (ms) đến micro 
giây (s). 
 - Trong Vật lý hạt nhân thì tx tính bằng nanô giây đến picro giây (ns – ps) 
1.2.2 Các dạng tín hiệu xung cơ bản 
 Trong thực tế có nhiều loại tín hiệu xung có dạng khác nhau, thể hiện quy luật 
biến thiên phức tạp của nhiều loại tín hiệu khác nhau. 
 Chúng ta chỉ xét một số dạng tín hiệu xung cơ bản thường gặp và sử dụng đó là 
xung chữ nhật (vuông), xung hình thang, xung hàm mũ (xung kim), xung tam giác (xung 
răng cưa) và xung hình chuông. Các dạng tín hiệu xung được biểu diễn dưới hình vẽ sau: 
a)
b)
c)
d)
e)
a) xung chữ nhật; b) xung hình thang; c) xung hàm mũ; 
d) xung tam giác; e) xung hình chuông 
Hình 1.1 Các dạng tín hiệu xung thị tần hoặc âm tần. 
 3 
 Trong kỹ thuật để truyền tín hiệu xung đi người ta phải tiến hành điều chế chúng 
bằng tần số sóng mang ở dải tần cao để tránh làm suy giảm tín hiệu quá lớn. Tín hiệu 
xung được điều chế bởi sóng mang cao tần được gọi là xung cao tần (hay còn gọi là xung 
xạ tần) 
U(t)
0 t
Hình 1.2: Dạng tín hiệu xung cao tần 
 Trong chương trình chúng ta không xét đến các xung cao tần là tín hiệu đã điều 
chế mà chúng ta chỉ xét các xung đường bao tức là các xung thị tần hay âm tần. Vì vậy 
nói đến tín hiệu xung ở đây ta hiểu là xung thị tần hoặc âm tần. 
1.2.3 Các tham số của tín hiệu xung vuông 
 Tín hiệu xung được đặc trưng bởi các thông số cơ bản của chúng. Mỗi loại tín hiệu 
xung có một tham số đặc trưng riêng để đánh giá và khảo sát chúng. 
 Đối với xung vuông ta xét một số tham số cơ bản đặc trưng cho nó với trường hợp 
tổng quát. 
u(t)
0 ttđ
t x
U(m)
I(m)
i(t)
U(m) I(m)
t
s
(+)
t
s
(-)
Hình 1.3: Các tham số cơ bản của xung vuông. 
 4 
1-Biên độ xung(Um ; Im ): là giá trị điện áp hay dòng điện cực đại mà tín hiệu xung 
đạt được. 
 2-Độ rộng xung tx : là thời gian tồn tại của tín hiệu xung. 
 3-Độ rộng đỉnh xung tđ : là thời gian tồn tại của đỉnh xung 
4-Độ rộng sườn trước ts
(+)
: là thời gian để cho điện áp hay dòng điện thay đổi từ 
chân đến đỉnh xung. 
5--Độ rộng sườn sau ts
(-)
: là thời gian để cho điện áp hay dòng điện thay đổi từ 
đỉnh xung đến chân để kết thúc một xung. 
6-Độ sụt đỉnh xung ∆U (∆I): là mức độ suy giảm của điện áp hay dòng điện ở 
phần đỉnh xung. 
 Độ sụt đỉnh xung có thể đánh giá bằng giá trị tuyệt đối là ∆U hoặc ∆I nhưng cũng 
có thể đánh giá theo giá trị tương đối tính bằng phần trăm. 
%100.
m
U
U
U 
  %100.
m
I
I
I 
  
 Thực tế việc truyền tín hiệu qua môi trường và thiết bị điện tử có dải tần làm việc 
hạn chế (dải thông của chúng không phải là vô hạn) làm cho méo tín hiệu xung. Vì vậy 
để xét các đặc trưng thời gian của tín hiệu xung vuông như tx ; ts
(+)
 ; ts
(-)
 ; tđ không thể đạt 
độ chính xác tuyệt đối mà ở các giá trị gần đúng. Việc xác định các tham số này thông 
qua giá trị đặc trưng α để khảo sát tuỳ theo yêu cầu chính xác khác nhau. Thông thường α 
= 0,2; 0,1; 0,05; 0,01. 
 Như vậy việc xác định các tham số thời gian trên được thực hiện ở các mức biên 
độ tương đối αUm và (1 – α )Um như hình vẽ sau: 
u(t)
0 ttđ
t x
U(m)
t
s
(+)
t
s
(-)
 U(m)
  U(m)
U(m)
Hình 1.4: Nguyên tắc xác định các tham số thời gian của tín hiệu xung theo hệ số α . 
 5 
Khi xét dãy tín hiệu xung có chu kỳ lặp lại (tín hiệu xung tuần hoàn) ta còn xét các tham 
số sau: 
 7-Chu kỳ lặp lại (tần số lặp) của dãy xung là T (f = 1/T) 
 Dãy xung vuông tuần hoàn có chu kỳ lặp lại được biểu diễn như sau: 
tx
T
 8-Độ thưa của chuỗi xung Q = T/tx 
 Độ thưa của chuỗi xung Q thay đổi trong khoảng khá rộng từ một vài đơn vị đến 
hàng nghìn đơn vị. 
 Đối với các dãy xung có Q < 5 được gọi là dãy xung rộng. 
 Đối với các dãy xung có Q > 5 được gọi là dãy xung hẹp. 
 9-Hệ số lấp đầy của chuỗi xung 
T
t
Q
x 
1
 
1.3 Các quá trình đặc trƣng trong mạch xung và lôgic 
 Khi tín hiệu tác động lên các mạch điện tử xảy ra hai quá trình cơ bản đó là quá 
trình dừng và quá trình quá độ. 
 Quá trình dừng là trạng thái cân bằng về điện ở trong các mạch điện tử. 
 Quá trình quá độ (QTQĐ) là quá trình mạch điện chuyển từ quá trình dừng này 
sang quá trình dừng khác. 
 Như ở mục trước đã đề cập, độ rộng xung có thời gian nhỏ xấp xỉ thời gian Quá 
trình quá độ của mạch điện tử mà nó tác động lên, cho nên trong thời gian Quá trình quá 
độ mạch sẽ làm méo dạng tín hiệu xung, làm thay đổi các tham số thời gian của nó như tx 
; ts
(+)
 ; ts
(-)
 ; tđ . 
 Có hiện tượng này là do các phần tử ký sinh trong mạch có tính cảm và tính dung 
gây lên. Chúng phụ thuộc vào độ rộng của các xung tác động lên mạch và khoảng cách 
giữa các xung này. 
 Tóm lại: Quá trình quá độ là quá trình chuyển đổi trạng thái của mạch xung. 
 Quá trình quá độ của mạch chủ yếu làm ảnh hưởng đến các tham số độ rộng sườn 
xung. 
 *Điều kiện để mạch xung làm việc bình thường: 
 - tx >> tQTQĐ Tức là động rộng của xung tác động lên mạch điện phải rất lớn hơn 
thời gian Quá trình quá độ của mạch mà nó tác động lên. 
 6 
 - T – tx >> tQTQĐ Tức là khoảng trống của dãy xung (hay khoảng cách giữa hai 
xung kế tiếp) phải rất lớn hơn thời gian quá trình quá độ của mạch điện mà nó tác động 
lên. 
 Khi đảm bảo hai điều kiện này thì việc xét mạch xung (phân tích mạch xung) do 
tác động của chuỗi xung tương tự như việc xét tác động của một xung đơn lên mạch. 
 Để phân tích tác động của tín hiệu xung lên mạch điện tử chúng ta cũng sử dụng 
các công cụ toán học như trong giáo trình Lý thuyết mạch. 
1.3.1 Đối với mạch tuyến tính 
 Đối với mạch tuyến tính ta sử dụng các phương pháp cơ bản sau: 
 - Phương pháp kinh điển là sử sụng việc mô tả mạch bởi các phương trình vi phân 
và tích phân với tác động đầu vào và phản ứng đầu ra. Giải phương trình này để tìm quan 
hệ giữa tín hiệu tác động ở đầu vào với tín hiệu là phản ứng đầu ra của mạch. 
 - Phương pháp toán tử là phương pháp sử dụng thuật toán Laplace để mô tả mạch 
thông qua hàm ảnh. Sau khi tìm được hàm ảnh của phản ứng đầu ra ta sẽ tìm được hàm 
gốc phụ thuộc vào thời gian của nó. 
 - Phương pháp phân tích phổ tín hiệu là sử dụng chuỗi Fourier và tích phân 
Fourier để phân tích mạch tìm phản ứng đầu ra của mạch là hàm của thời gian phụ thuộc 
vào phổ của tín hiệu vào. 
 - Phương pháp xếp chồng sử dụng tích phân Du – ha – men, nguyên lý xếp chồng, 
tích phân tín hiệu vào phức tạp thành các tín hiệu đơn giản để tìm phản ứng đầu ra tương 
ứng với chúng. Tín hiệu ra của mạch chính là xếp chồng các tín hiệu ra thành phần vừa 
tìm được. 
1.3.2 Với mạch phi tuyến 
 Việc phân tích mạch phi tuyến là phức tạp và khó khăn do đó ta thường tính toán 
gần đúng chúng bằng cách sử dụng phương pháp tuyến tính hoá các phần tử phi tuyến 
theo đặc tuyến Vôn-Ampe của chúng như sau 
I(t)
0
U(t)
I(t)
0
U(t)
A
B
C
a) b) 
Hình 1.5: Tuyến tính hóa các phần tử phi tuyến 
 7 
 Tuỳ theo đặc tuyến Vôn-Ampe của phần tử phi tuyến và yêu cầu độ chính xác 
phân tích mà ta sử dụng phương pháp tuyến tính nào cho phù hợp. 
 Thiết bị xung là thiết bị phi tuyến ta nên sử dụng phương pháp này để phân tích. 
1.4. Tín hiệu xung tác động lên khâu tuyến tính. 
 Khi nghiên cứu mạch xung chúng ta chia làm 2 loại: 
 - Mạch xung tuyến tính 
 - Mạch xung phi tuyến. 
Tính chất của mạch xung: 
 - Khi tín hiệu truyền qua mạch xung có dạng ở đầu ra bị thay đổi khác với tín hiệu 
đầu vào thì mạch được gọi là mạch hình thành xung. 
 - Nếu dải thông của mạch đủ rộng cho qua được phần lớn các thành phần phổ chỉ 
giữ lại một số thành phần không cơ bản khi đó không gây ra méo dạng xung ra so với 
dạng xung vào. Thì mạch xung được gọi là mạch khuếch đại hay truyền tín hiệu xung. 
1.5 Tín hiệu xung tác động lên khâu RC, RL 
1.5.1 Điện áp đột biến tác động lên khâu RC, RL 
a) Sơ đồ khâu RC, RL: 
Khâu tuyến tính RC, RL được thể hiện ở hình vẽ sau. 
uR(t)
u (t)c
R
C
u v(t)
a-Khâu RC 
uR(t) R
L
u (t)v
uL(t) 
b-Khâu RL 
Hình 1.6: Các khâu RC, RL 
b) Xét mạch RC: 
Tín hiệu đột biến điện áp là tín hiệu tác động lên khâu RC có dạng như hình 1.7 
E
t
0
u v (t)
Hình 1.7: Tín hiệu vào đột biến điện áp. 
 8 
u v(t) =
E
0 t <0
t >0 
(1.1) 
Hằng số thời gian của mạch là: = R.C 
Điện áp trên tụ biến thiên theo thời gian có dạng: 
UC(t) = UC(0) + [UC(∞) – UC(0)](1 – e
-t/ 
 ) (1.2) 
Xét tại thời điểm ban đầu (t = 0) ta có UC(0) = 0 
Tại thời điểm xác lập (t = ∞) ta có UC(∞) = E 
Thay vào công thức 2.2 ta tính được: 
UC(t) = E.(1 – e
-t/ 
 ) (1.3) 
UR(t) = E – UC(t) = E.e
-t/ 
 (1.4) 
Giải thích hiện tượng: 
Tại thời điểm t = 0 tín hiệu ở đầu vào đột biến ứng với tần số cao làm cho trở 
kháng tụ C là 
Cj
Z c

1
 vô cùng nhỏ, tụ C ngắn mạch do đó toàn bộ lượng điện áp đột 
biến này được đặt lên điện trở R vì chúng mắc nối tiếp nhau nên luôn đảm bảo: 
UC(t) + UR(t) = UV(t) = E 
 Tại thời điểm xác lập t = ∞ kết thúc đột biến ứng với tần số rất thấp của tín hiệu 
vào, tụ C được nạp đầy trở kháng của tụ C là ZC lớn hơn rất nhiều so với điện trở R do đó 
điện áp chủ yếu được đặt trên tụ C. 
 Quy luật biến thiên điện áp trên tụ C và điện trở R tuân theo quy luật hàm số mũ, 
với hằng số thời gian  C = R.C phụ thuộc vào tham số của mạch. Được biểu diễn trên 
hình 1.8 
E
t
0
u (t)
 c
u v (t)
u c (t)
u R(t)
Hình 1.8: Quy luật biến thiên điện áp trên R và C 
 9 
c) Xét mạch RL: 
 Với điện áp đột biến tác động lên khâu RL phân tích tương tự như đối với khâu 
RC ta nhận được kết quả: 
UR(t) = E.(1 – e
-t/ 
 ) (1.3) 
UL(t) = E – UC(t) = E.e
-t/ 
 (1.4) 
Nhưng ở đây hằng số thời gian  được tính bằng hằng số thời gian  = L/R phụ thuộc vào 
tham số của mạch. 
 Quy luật biến thiên điện áp trên điện trở R và L được biểu diễn trên hình 2.4. 
 Giải thích hiện tượng: 
 Tại t = 0 tín hiệu đầu vào đột biến tần số của tín hiệu tác động rất lớn do đó trở 
kháng của cuộn cảm ZL = jωL có giá trị lớn hơn rất nhiều so với giá trị của điện trở R cho 
nên ta có: 
Ura = UR(0) + UL(0) = i.R + i.|jωL| ≈ UL(0) = E 
Như vậy sụt áp chủ yếu đặt lên cuộn cảm L. 
 Tại t = ∞ lúc đó tần số của tín hiệu vào rất thấp làm cho ZL nhỏ chủ yếu là điện 
trở thuần của các vòng dây do đó điện áp rachủ yếu dặt lên điện trở R. 
E
t
0
u (t)
 L
u v (t)
u R(t)
u L (t)
Hình 1.9: Quy luật biến thiên điện áp trên R và L 
 Việc xác định  C và  L có thể thông qua đồ thị theo phương pháp tiếp tuyến với 
đồ thị tại điểm t = 0 với các đồ thị uR(t); uC(t); uL(t). Tại thời điểm các tiếp tuyến này giao 
nhau với trục hoành 0t hoặc đường uV(t) = E ta xác định được  C hoặc  L chính là 
khoảng thời gian từ 0 đến giao điểm đó. Phương pháp xác định được chỉ ra trên hình 1.8 
và hình 1.9. 
1.5.2 Xung vuông tác động lên khâu RC, RL 
 a) Đối với mạch RC 
 Xét xung vuông có biên độ E độ rộng tx. Xung này có thể phân tích ra thành 2 
điện áp đột biến u1(t) và u2(t) có biên độ E được biểu diễn trên hình (1.10) 
 10 
u v(t)
E
t x 
u 1(t)
E
u 2(t)
-E
t
t
t
0
0
0
Hình 1.10: Phân tích xung vuông thành 2 điện áp đột biến 
Phương trình được mô tả như sau: 
u v(t) u 1(t) u 2(t)= + (1.7) 
u v(t) = E
0
0
0>t
0 < t < tx
tx < t
 (1.8) 
u 1(t) =
E
0 t < 0
t > 0
 (1.9) 
u 2(t) =
-E
0 t < tx
t > tx
 (1.10) 
 11 
Khâu RC là khâu tuyến tính do đó ta áp dụng được nguyên lý xếp chồng. 
Khi xung vuông này tác động lên khâu RC theo nguyên lý xếp chồng điện áp ra trên điện 
trở và tụ điện C sẽ là xếp chồng của hai điện áp ra do U1(t) và U2(t) gây lên trên chúng. 
Áp dụng kết quả ở mục 1 ta được: 
uC1(t) = E.(1 – e
-t/ 
 ) (1.11) 
uC2(t) = -E.(1 – e
-t/ 
 ) (1.12) 
uR1(t) = E.e
-t/ 
 (1.13) 
uR2(t) = -E.e
-t/ 
 (1.13) 
Tổng hợp lại ta nhận được: 
u c(t) =
0
(E - U)[1 - e ] 
t < 0
0 < t < tx
t > tx
E(1 - e )
 t/
t - tx

(1.14) 
u R(t) =
0
-(E - U).e 
t < 0
0 < t < tx
t > tx
E.e
 t/
t - tx

(1.15) 
Với tx là độ rộng của xung tx < ∞ 
Trong đó ∆U = E.e-tx/ 
∆U được gọi là độ sụt đỉnh xung ra so với xung vào nó phụ thuộc vào biên độ xung vào E 
và tỷ số giữa độ rộng xung vào tx với hằng số thời gian của mạch nó tác động lên  = 
R.C. Tỷ số này càng lớn thì xung ra càng gần với dạng xung vào, tức là tín hiệu ra càng ít 
bị méo dạng. Dạng của tín hiệu ra trên R và C được mô tả trên hình 1.11. 
 12 
E
t
0
u (t)
uv (t)
u c1(t)
u
R1
(t)
u
R2
(t)
u c1 (t)
-E
 U
 U
tx
tx
tx
0
0
E
E
u
R
(t)
u c (t)
t
t
-E
Hình 1.11: Biểu diễn sự biến thiên điện áp trên R và C 
 với tín hiệu tác động vào là xung vuông đơn 
Xét tỷ số giữa độ rộng xung tx và hằng số thờ gian của mạch  = RC. Quan của chúng 
được biểu diễn như sau: 
 13 
0
E
u c (t)
t
/tx = 0,1
0,3
1,0
a) 
tx
0
E
u
R
(t)
t
3
3
1
1
2
2
/tx = 10,0
1,0
0,3
b) 
Hình 1.12: Quan hệ giữa  và tx ảnh hưởng đến dạng tín hiệu ra trên tụ điện và điện trở 
a) Trên tụ điện b) Trên điện trở. 
* Đối với tụ điện: 
- Tỷ số  /tx càng lớn thì m ...  là dung lượng bit được đưa đến mỗi khu vực chip lớn hơn nhiều 
mặc dù thời gian truy cập chậm hơn nhiều 
6.3.1.3 Bộ nhớ ROM 
1 Phân loại 
 PROM (Programmable Read-Only Memory): Được chế tạo bằng các mối nối 
(cầu chì - có thể làm đứt bằng mạch điện). Nó thuộc dạng WORM (Write-
Once-Read-Many). Chương trình nằm trong PROM có thể lập trình được bằng 
những thiết bị đặc biệt. Loại ROM này chỉ có thể lập trình được một lần. 
 EPROM được chế tạo bằng nguyên tắc phân cực tĩnh điện. Cửa sổ nhỏ dùng để 
xóa bằngtia cực tím. 
 149 
 EPROM (Erasable Programmable Read-Only Memory): Được chế tạo bằng 
nguyên tắc phân cực tĩnh điện. Loại ROM này có thể bị xóa bằng tia cực tím và 
ghi lại thông qua thiết bị ghi EPROM. 
 EAROM (Electrically Alterable Read-Only Memory): Loại ROM này có thể 
thay đổi từng bit một lần. Tuy nhiên quá trình viết khá chậm và sử dụng điện 
thế không chuẩn. Việc viết lại EAROM không được thực hiện thường xuyên. 
 EEPROM (Electrically Erasable Programmable Read-Only Memory): Được 
chế tạo bằng công nghệ bán dẫn. Nội dung của ROM này có thể viết vào và xóa 
(bằng điện). 
2 ROM mặt nạ. 
Đây là loại ROM được chế tạo để thực hiện một công việc cụ thể như các bảng 
tính, bảng lượng giác , bảng logarit . . . . ngay sau khi xuất xưởng. Nói cách khác, các tế 
bào nhớ trong ma trận nhớ đã được tạo ra theo một chương trình đã xác định trước bằng 
phương pháp mặt nạ: đưa vào các linh kiện điện tử nối từ đường từ qua đường bít để tạo 
ra một giá trị bit và để trống cho giá trị bit ngược lại. 
- (H 7.3) là mô hình của một MROM trong đó các ô vuông là nơi chứa (hay 
không) một linh kiện (diod, transistor BJT hay MOSFET) để tạo bit. Mỗi ngã ra của 
mạch giải mã địa chỉ gọi là đường từ và đường nối tế bào nhớ ra ngoài gọi là đường bit. 
Khi đường từ lên mức cao thì tế bào nhớ hoặc từ nhớ được chọn. 
 150 
Nếu tế bào nhớ là Diod hoặc BJT thì sự hiện diện của linh kiện tương ứng với bit 
1 (lúc này đường từ lên cao, Transsisstor hoặc diod dẫn, dòng điện qua điện trở tạo điện 
thế cao ở hai đầu điện trở) còn vị trí nhớ trống tương ứng với bit 0. 
Đối với loại linh kiện MOSFET thì ngược lại, nghĩa là sự hiện diện của linh kiện 
tương ứng với bit 0 còn vị trí nhớ trốg tương ứng với bit 1 (muốn có kết quả như loại BJT 
thì thêm ở ngã ra các cổng đảo). 
(H 7.4) là một thí dụ bộ nhớ MROM có dung lượng 16x1 với các mạch giải mã 
hàng và cột (các mạch giải mã 2 đường sang 4 đường của hàng và cột đều dùng 
Transistor MOS và có cùng cấu trúc). 
 151 
Trong thực tế, để đơn giản cho việc thực hiện, ở mỗi vị trí nhớ người ta đều cho 
vào một transistor MOS. Nhưng ở những vị trí ứng với bit 1 các transistor MOS được chế 
tạo với lớp SiO2 dầy hơn làm tăng điện thế ngưỡng của nó lên, kết quả là transistor MOS 
này luôn luôn không dẫn điện (H 7.5), Các transistor khác dẫn điện bình thường. 
3 ROM đơn giản 
 Để minh họa cho khái niệm ROM, hình 2.2.3 chỉ ra một mảng ROM nhỏ, đơn 
giản. Các ô vuông màu xanh minh họa cho việc lưu trữ 1s, còn các ô màu xám minh họa 
cho cho việc lưu trữ 0s. Hoạt động đọc cơ bản như sau: Khi một địa chỉ mã nhị phân 
được đưa đến các đầu vào địa chỉ, đường hàng tương ứng lên mức cao. Mức cao này 
được nối với các đường cột qua các transistor tại mỗi điểm nối khi “1” được lưu trữ. Tại 
mỗi ô nhớ có “0” được lưu trữ đường cột ở mức thấp bởi các trở giới hạn. Các đường cột 
hình thành nên đẩu ra dữ liệu. 8 bit dữ liệu lưu trữ trong đường hàng đã chọn xuất hiện 
trên các đường ra. 
4 Tổ chức bên trong ROM 
 Hầu hết các IC ROMs có một tổ chức bên trong phức tạp hơn tổ chức ROM đơn 
giản đã được đưa ra ơ trên. Để minh họa cho cách một IC ROM được cấu tạo hãy sử 
 152 
dụng một thiết bị 1024 bit với tổ chức 256 x 4. Kí hiệu logic được chỉ ra ở hình 2.3.4. Khi 
một trong 256 mã nhị phân (8 bit) bất kì được đưa đến các đường địa chỉ, 4 bit dữ liệ u 
xuất hiện trên các đầu ra nếu các đầu vào cho phép chip ở mức thấp. (Có 8 đường địa chỉ 
vì 2
8
 = 256) 
5 Thời gian truy cập ROM 
 Một giản đồ thời gian điển hình minh họa cho thời gian truy cập ROM được chỉ ra 
ở hình 2.3.5. ta là thời gian tử khi địa chỉ mã hợp lệ gắn vào các đường ra cho đến khi dữ 
liệu ra hợp lệ xuất hiện. Thời gian truy cập cũng có thể được đo từ khi đầu vào cho phép 
chip E hoạt động đến sự kiện dữ liệu ra hợp lệ khi một địa chỉ hợp lệ cũng nằm trên các 
đường vào. 
6.3.1.4 PROM và EPROM 
1 PROM (Programmable ROM – ROM lập trình được) 
PROM là viết tắt của prorammable Read-only memory trong tiếng Anh, hay 
"chíp bộ nhớ chỉ đọc lập trình được". PROM là vi mạch lập trình đầu tiên và đơn 
giản nhất trong nhóm các vi mạch bán dẫn lập trình được (programmable logic 
device, hay PLD). PROM chỉ lập trình được một lần duy nhất bằng phương pháp 
hàn cứng. PROM có số đầu vào hạn chế, thông thường đến 16 đầu vào, vì vậy chỉ 
thực hiện được những hàm đơn giản 
2 Lập trình cho PROM 
 Có cấu tạo giống MROM nhưng ở mỗi vị trí nhớ đều có linh kiện nối 
với cầu chì. Như vậy khi xuất xưởng các ROM này đều chứa cùng một loại 
bit (gọi là ROM trắng), lúc sử dụng người lập trình thay đổi các bit mong 
muốn bằng cách phá vỡ cầu chì ở các vị trí tương ứng với bit đó. Một khi 
cầu chì đã bị phá vỡ thì không thể nối lại được do đó loại ROM này cho 
phép lập trình một lần duy nhất để sử dụng, nếu bị lỗi không thể sửa chữa 
được 
 153 
Người ta có thể dùng 2 diod mắc ngược chiều nhau, mạch không dẫn 
điện, để tạo bit 0, khi lập trình thì một diod bị phá hỏng tạo mạch nối tắt, diod 
còn lại dẫn điện cho bit 1 
3. EPROM 
(Ultra Violet Erasable Programmable ROM, U.V. EPROM – ROM lập trình 
được và xóa được bằng tia UV) 
Đây là loại ROM rất tiện cho người sử dụng vì có thể dùng được nhiều lần 
bằng cách xóa và nạp lại. Cấu tạo của tế bào nhớ của U.V. EPROM dựa vào một 
transistor MOS có cấu tạo đặc biệt gọi là FAMOS (Floating Gate Avalanche 
Injection MOS) 
Trên nền chất bán dẫn N pha loãng, tạo 2 vùng P pha đậm (P+) nối ra 
ngoài cho 2 cực S (Source) và D (Drain). Trong lớp cách điện SiO2 giữa 2 cực 
người ta cho vào một thỏi Silicon không nối với bên ngoài và được gọi là cổng 
nổi. Khi nguồn VDD, phân cực ngược giữa cực nền và Drain còn nhỏ, transistor 
không dẫn, nhưng nếu tăng VDD đủ lớn, hiện tượng thác đổ (avalanche) xảy ra, 
electron đủ năng lượng chui qua lớp cách điện tới bám vào cổng nổi. Do hiện 
tượng cảm ứng, một điện lộ P hình thành nối hai vùng bán dẫn P+ , transistor trở 
nên dẫn điện. Khi cắt nguồn, transistor tiếp tục dẫn điện vì electron không thể trở 
về để tái hợp với lỗ trống. Để xóa EPROM, người ta chiếu tia U.V. vào các tế 
bào trong một khoảng thời gian xác định để electron trên cổng nổi nhận đủ năng 
lượng vượt qua lớp cách điện trở về vùng nền tái hợp với lỗ trống xóa điện lộ P 
và transistor trở về trạng thái không dẫn ban đầu. 
Mỗi tế bào nhớ EPROM gồm một transistor FAMOS nối tiếp với một 
transistor MOS khác mà ta gọi là transistor chọn, như vậy vai trò của FAMOS 
giống như là một cầu chì nhưng có thể phục hồi được. 
Để loại bỏ transistor chọn người ta dùng transistor SAMOS (Stacked Gate 
Avalanche Injection MOS) có cấu tạo tương tự transistor MOS nhưng có đến 2 
cổng nằm chồng lên nhau, một được nối ra cực Gate và một để nổi. Khi cổng nổi 
tích điện sẽ làm gia tăng điện thế thềm khiến transistor trở nên khó dẫn điện hơn. 
Như vậy nếu ta chọn điện thế Vc ở khoảng giữa VT1 và VT2 là 2 giá trị điện thế 
thềm tương ứng với 2 trạng thái của transistor (VT1<Vc<VT2) thì các transistor 
không được lập trình (không có lớp electron ở cổng nổi) sẽ dẫn còn các transistor 
được lập trình sẽ không dẫn. 
 154 
6.3.1.5 Flash Memmory 
1 Ô nhớ Flash 
 Một ô nhớ đơn transistor trong bộ nhớ flash được minh họa ở hình 2.5 .1. 
Transistor cổng MOS bao gồm một cửa điều khiển và một cửa thả nổi thêm vào cực 
máng và nguồn. Cửa thả nổi lưu trữ càc điện tử (hạt dẫn) như là kết quả của điện áp 
cung cấp đủ đến cửa điều khiển. “0” được lưu trữ khi có nhiều hơn hạt dẫn và “1” 
được lưu trữ khi có ít hơn hoặc không có hạt dẫn. Tổng số hạt dẫn có mặt ở cổng thả 
nổi quyết định transistor sẽ đóng và dẫn dòng từ cực máng đến cực nguồn hay 
không khi điện áp điều khiển được đưa đến trong suốt hoạt động đọc. 
2 Nguyên lý hoạt động cơ bản của bộ nhớ Flash 
 Có 3 hoạt động chính trong một bộ nhớ flash: hoạt động lập trình, hoạt động đọc 
và hoạt động xóa 
3 Nguyên lý hoạt động cơ bản của mảng nhớ Flash 
 Một mảng các ô nhớ flash đơn giản được chỉ ra ở hình 2.5.3. Mỗi lần chỉ có 
một đường hàng được truy cập. Khi một ô nhớ trong một đường bit được đưa đến 
bật (lưu trữ 1) trong suốt hoạt động đọc, có dòng qua đường bit, tạo ra điện áp rơi 
trên tải hoạt động. Điện áp rơi này được so sánh với điện áp tham chiếu bởi một 
mạch so sánh và mức ra “1” được tạo ra. Nếu “0” được lưu trữ thì không có dòng 
hoặc dòng rất nhỏ trong đường bit và mức ngược lại được tạo ra ở đầu ra mạch so 
sánh 
6.3.2. PLA (Programmable Logic Array) 
 Mảng của các cổng AND và OR lập trình được 
 Tích số dùng chung số hạng: mỗi số hạng tích số của mảng AND có thể 
được nối với đầu vào cổng OR bất kì 
 155 
 Các chân cắm đầu vào/đầu ra được định hướng 
Sơ đồ khối: 
 PLA được phát triển để khắc phục những hạn chế của PROM. PLA 
cũng được gọi là FPLA (Field programmable logic array) vì người 
sử dụng chứ không phải nhà sản xuất lập trình nó. 
6.3.3. PAL (Programmable Array Logic) 
O1 O2 O3 O4
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
D C B A
AND array
(programmable)
OR array
(hard-wired)
 Các đường vào mảng AND là lập trình được còn các đường vào mảng 
OR bị gắn cứng 
 156 
 Sơ đồ khối: 
 PAL được cải tiến để khắc phục những nhược điểm đã biết của PLA, ví 
dụ như thời gian trễ lớn do thêm vào các cầu chì từ việc sử dụng hai 
mảng lập trình và độ phức tạp cao hơn. PAL là thiết bị logic lập trình 
được một lần thông dụng nhất và được thực hiện với công nghệ lưỡng 
cực (TTL hoặc ECL). 
 Cách đánh số chuẩn: PAL10L8 
 PAL: Programmable array logic 
 10 : 10 đầu vào 
 L : Active low output (đầu ra tích 
cực thấp) 
 8 : 8 đầu ra 
 H : active high (tích cực cao) 
 P : programmable polarity (cực tính 
lập trình được) 
 Nguyên lý hoạt động : 
 Cấu trúc cơ bản của PAL 
 157 
 Ví dụ: 
 X = AB + AB + A B 
 PAL thực hiện một biểu thức tổng của các tích 
Sơ đồ rút gọn của một PAL đã lập trình 
6.3.4. GAL (Generic Array Logic) 
 Thay vì sử dụng các cầu chì lập trình được một lần, GAL sử dụng 
một mảng EEPROM 
 Sơ đồ khối: 
 158 
 Hai điểm khác nhau chính giữa các thiết bị PAL, GAL là: 
 + GAL có thể lập trình lại được 
 + GAL có các cấu hình đầu ra lập trình được 
 Các thiết bị GAL có thể lập trình lại được nhiều lần vì nó sử dụng 
công nghệ E2CMOS (CMOS có thể xóa bằng điện) thay vì công nghệ lưỡng 
cực và cầu chì. 
 Nguyên lý hoạt động: 
 + Các ô nhớ có thể lập trình lại và xóa bằng điện 
 + Một ô nhớ E2CMOS chuẩn có thể giữ trạng thái được lập trình 
khoảng 20 năm hoặc hơn nữa... 
 Ví dụ: 
 X = AB + AB + A B 
 159 
 Giới thiệu về GAL22V10: 
 Cách đánh số chuẩn GAL22V10: 
GAL: Generic Array Logic 
22 : Đầu vào (12 inputs, 10 input/outputs) 
V : Variable output configuration 
(remember OLMC) 
10 : 10 đường vào/ra (I/O) 
22 đường vào 
132 đường tích số 
5808 giao điểm E2PROM 
Mỗi đường tích số bao gồm 44 cổng AND 
OLMC: Output Logic Macrocells 
 Cấu hình OLMC của GAL22V10: gồm 4 chế độ 
 + Chế độ tổ hợp tích cực thấp (S1 = 1, S0 = 0) 
 + Chế độ tổ hợp tích cực cao (S1 = 1, S0 = 1) 
 + Chế độ ghi tích cực thấp (S1 = 0, S0 = 0) 
 + Chế độ ghi tích cực cao (S1 = 0, S0 = 1) 
 160 
Chế độ tổ hợp tích cực thấp (S1 = 1, S0 = 0) 
Chế độ tổ hợp tích cực cao (S1 = 1, S0 = 1) 
Chế độ ghi tích cực thấp (S1 = 0, S0 = 0) 
 161 
Chế độ ghi tích cực cao (S1 = 0, S0 = 1) 
 Lựa chọn đầu ra hay đầu vào: 
 162 
 Ví dụ: 
 X = ABCD + A BC D + A BC D + AB CD + ABC D 
6.3.5. FPGA (Field Programmable Gate Arrays) 
 FPGA là một thiết bị logic lập trình được đa mức, đa năng 
 FPGA bao gồm: 
 + Các khối logic: để thực hiện mạch logic tổ hợp, mạch dãy 
 + Liên kết lập trình được: dây kết nối các đầu vào và đầu ra của các 
khối logic 
 + Các khối vào ra (I/O): các khối logic tại biên của thiết bị dùng cho 
các kết nối bên ngoài 
 Các tài nguyên định tuyến này vừa là điểm mạnh nhất vừa là điểm 
yếu nhất của các FPGA 
 Cấu tạo chuẩn trong mảng 2 chiều: 
 Các khối logic có thể thiết lập cấu hình (CLBs) bao gồm các 
hàm logic 
 + Các hàm tổ hợp cộng FFs 
 + Độ phức tạp thay đổi bởi thiết bị 
 Liên kết CLB shoặc ở địa phương hoặc đường dây dài 
 + CLBs có các mối liên kết với các hàng xóm khu vực 
 + Các kênh dọc và ngang sử dụng cho khoảng cách xa 
 + Giao điểm kênh có ma trận chuyển mạch (SM) 
 IOBs (các khối logic vào/ra) kết nối với các chân 
 + Thường bổ sung thêm một vài C.L./FF trong khối 
 163 
 Có 4 loại FPGA khả dụng về phương diện thương mại: 
+ Mảng đối xứng 
+ Dựa trên hàng 
+ PLD phân tầng 
+ Biển của cổng 
 Chúng phân biệt với nhau ở cách kết nối và cách lập trình 
Kiến trúc mảng đối xứng của FPGAs 
 Hiện nay có 4 công nghệ lập trình cho FPGA 
+ static RAM cells 
+ Anti fuse 
+ EPROM transistor 
+ EEPROM transistor 
 164 
6.4. Bài tập áp dụng PAL/GAL 
6.4.1. Bộ chuyển đổi mã BCD sang Gray 
* Bảng chân lý: 
 * Tối thiểu hóa bằng bảng Karnaugh: 
A
B C
D 
00 01 11 10 
00 
01 
11 
10 
D 
B 
C 
A 
0 0 X 1 
0 1 X 1 
0 1 X X 
0 1 X X 
K-map 
for 
W 
A
B C
D 
00 01 11 10 
00 
01 
11 
10 
D 
B 
C 
A 
0 1 X 0 
0 1 X 0 
0 0 X X 
0 0 X X 
K-map 
for 
X 
A
B C
D 
00 01 11 10 
00 
01 
11 
10 
D 
B 
C 
A 
0 1 X 0 
0 1 X 0 
1 1 X X 
1 1 X X 
K-map 
for 
Y 
A
B C
D 
00 01 11 10 
00 
01 
11 
10 
D 
B 
C 
A 
0 0 X 1 
1 0 X 0 
0 1 X X 
1 0 X X 
K-map 
for 
Z 
A 
0 
0 
0 
0 
0 
0 
0 
0 
1 
1 
1 
1 
1 
1 
1 
1 
B 
0 
0 
0 
0 
1 
1 
1 
1 
0 
0 
0 
0 
1 
1 
1 
1 
C 
0 
0 
1 
1 
0 
0 
1 
1 
0 
0 
1 
1 
0 
0 
1 
1 
D 
0 
1 
0 
1 
0 
1 
0 
1 
0 
1 
0 
1 
0 
1 
0 
1 
W 
0 
0 
0 
0 
0 
1 
1 
1 
1 
1 
X 
X 
X 
X 
X 
X 
X 
0 
0 
0 
0 
1 
1 
0 
0 
0 
0 
X 
X 
X 
X 
X 
X 
Y 
0 
0 
1 
1 
1 
1 
1 
1 
0 
0 
X 
X 
X 
X 
X 
X 
Z 
0 
1 
1 
0 
0 
0 
0 
1 
1 
0 
X 
X 
X 
X 
X 
X 
 165 
Các hàm đã tối thiểu hóa: 
W = A + BD + BC 
X = BC 
Y = B + C 
Z = A B C D + BCD + AD + B C D 
 * Sơ đồ: 
6.4.2. Bộ điều khiển đèn giao thông bằng mã nhị phân 4 bít 
 Thiết kế mạch điều khiển đèn giao thông ngã tư sử dụng PAL/GAL 
A B C 
D 
A B C D 
A 
B
D 
B
C 
0 
0 
0 
0 
B 
C 
0 
0 
B
C 
BC
D A
D 
BC
D 
W X Y Z 
 166 
TÀI LIỆU THAM KHẢO 
1.Khoa vô tuyến điện tử (2001)- Giáo trình Kỹ thuật xung - Phần I, II- HVKTQS. 
2.Bộ môn cơ sở 1 VTĐT (1977) - Giáo trình cơ sở Kỹ thuật xung số –HVKTQS 
3.Vương Cộng (1979)- Kỹ thuật xung - NXB ĐH&THCN 
4.Trương Nhữ Tuyên Khoa VTĐT (1996)- Lý thuyết và tính toán các mạch xung - 
HVKTQS HN 
5.Cơ sở Kỹ thuật điện tử số - Đại học Thanh Hoa Bắc Kinh – NXB KHKT 
6.Kỹ thuật số_Tập 3 Mạch lôgic – VN-GUID – Nhà xuất bản thống kê 
7.Digital Fundamentals – International 
8.Sổ tay tra cứu linh kiện bán dẫn và IC – Dương Minh Trí – NXB KHKT