Giáo trình Điều khiển logic - Chương 1: Mạch tổ hợp và mạch trình tự

Đề cương chi tiết môn học điều khiển logic Bộ môn tự động Đo Lường – Khoa Điện 
Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 16 
CHƯƠNG 1 :MẠCH TỔ HỢP VÀ MẠCH TRÌNH TỰ 
1.1. Mô hình toán học của mạch tổ hợp : 
- Mạch tổ hợp là mạch mà tự số ổn định của tín hiệu đầu ra ở thời điểm bất kỳ chỉ 
phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm đó . 
- Mạch tổ hợp thường có nhiều tín hiệu đầu vào (x1 ,x2 ,x3 ,) và nhiều tín hiệu đầu 
ra (y1 ,y2 ,y3 ,) .Một cách tổng quát có thể biểu diễn theo mô hình toán học như 
sau : 
Với y1 =f(x1 ,x2 ,,xn ) 
 y2 =f(x1 ,x2 ,,xn ) 
 . 
 . 
 ym =f(x1 ,x2 ,,xn ) 
Cũng có thể trình bày dưới dạng vector như sau :Y =F(X) 
 1.2. Phân tích mạch tổ hợp : 
- Từ yêu cầu nhiệm vụ đã cho ta biến thành các vấn đề logic ,để tìm ra bảng chức 
năng ra bảng chân lý . 
- Được thực hiện theo các bước sau : 
 Bước phân tích mạch tổ hợp . 
1. Phân tích yêu câu : 
♦ xác định nào là biến đầu vào . 
♦ xác định nào là biến đầu ra . 
♦ tìm ra mối liên hệ giữa chúng với nhau . 
Æ Điều này đòi hỏi người thiết kế phải nắm rõ yêu cầu thiết kế đây là một việc khó khăn 
nhưng rất quan trọng trong qua trình thiết kế . 
2. Kê bảng chân lý : 
 - Liêt kê thành bảng về mối quan hệ tương ứng với nhau giữa trạng thái tín hiệu 
đầu vào với trạng thái hàm số đầu ra Æ Bảng này gọi là bảng chức năng . 
 - Tiến hành thay giá trị logic (0 ,1 ) cho trạng thái đó ta được bảng chân lý . 
Vấn đề logic thực Bảng chức năng Bảng chân lý Bảng karnaugh
Biểu thức logic
Đề cương chi tiết môn học điều khiển logic Bộ môn tự động Đo Lường – Khoa Điện 
Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 17 
ví dụ : 
Bảng chức năng Bảng chân lý 
1.3. Tổng hợp mạch tổ hợp : 
 Nếu số biến tương đối ít thì dùng phương pháp hình vẽ 
 Nếu số biến tương đối nhiều thì dùng phương pháp đại số. 
Được tiến hành theo sơ đồ sau : 
1.4 Một số mạch tổ hợp thường gặp trong hệ thống là : 
Các mạch tổ hợp hiện nay thường gặp là: 
 Bộ mã hóa(mã hóa nhị phân, mã hóa BCD) thập phân , ưư tiên 
 Bộ giải mã (giải mã nhị phân , giải mã BCD_ led 7 đoạn) bộ giải mã hiển thị kí tự 
 Bộ chọn kênh 
 Bộ cộng , bộ so sánh 
 Bộ kiểm tra chẳn lẻ ( ) 
 ROM , EPROM.. 
 Bộ dồn kênh , phân kênh 
1.5. Khái niệm về mạch trình tự (hay mạch dãy) _ sequential circuits 
Khóa A Khóa B Khóa C 
Ngắt Ngắt Tắt 
Ngắt Đóng Tắt 
Đóng Ngắt Tắt 
Đóng Đóng Sáng 
A B C 
0 0 0 
0 1 0 
1 0 0 
1 1 1 
Bảng karnaugh hoặc
PP. Mc.cluskey 
biểu thức logic 
biểu thức 
tối thiểu 
sơ đồ 
logic 
sơ đồ 
mạch điện
Đề cương chi tiết môn học điều khiển logic Bộ môn tự động Đo Lường – Khoa Điện 
Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 18 
-Đầu ra chỉ bị kích hoạt khi các đầu 
vào được kích hoạt theo một trinh tự 
nào đó . Điều này không thể thực 
hiện bằng mạch logic tổ hợp thuần 
túy mà cần đến đặc tính nhớ của FF . 
1.6. Một số phần tử nhớ trong mạch trình tự : 
1. Rơle thời gian : 
m¹ch
tæ hîp
τ2
τ1
x1
x2
y1
y2
Z1
Z2
Y1
Y2
A
Y
B
A
Y
B B
Y
A
A
Y
B B
Y
A
A lªn cao tröôùc BB lªn cao tröôùc A
τ τ >thôøi gian 
thieát laäp yeâu caàu 
cuûa FF
A
B
QJ
CLK
K
Y
R
S
T
S2L
Y
S3L
S1L
Đề cương chi tiết môn học điều khiển logic Bộ môn tự động Đo Lường – Khoa Điện 
Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 19 
2.Các mạch lật : 
loại 
FF 
Đồng bộ không 
đồng bộ 
bảng chân 
lý 
bảng kích Đồ hình trạng thái giản đồ xung 
Qn R S Qn+1 QnQn+1R S 
0 0 0 0 0 0 x 0 
0 0 1 1 0 1 0 1 
0 1 0 0 1 0 1 0 
0 1 1 x 1 1 0 x 
1 0 0 1 
1 0 1 1 
1 1 0 0 
1 1 1 x 
Q'= S+ R Q 
R-S 
Pr
Clr
Q
S
R
Q
CL
Q
R
S
Q
Clr
Pr
RS=0 
0 1
X0
01
0X
10 
CL
R
S
Q
Q
Qn D Qn+1 QnQn+1D 
 0 0 0 0 0 0 
 0 1 1 0 1 1 
 1 0 0 1 0 0 
 1 1 1 1 1 1 
D CL Q
D Q
Clr
Pr
Q
D Q
Clr
Pr
Q'n+1=D 
1
1
0 10
0 
D
Q
Q
CL
Qn J K Qn+1 QnQn+1J K 
0 0 0 0 0 0 0 x 
0 0 1 0 0 1 1 x 
0 1 0 1 1 0 x 1 
0 1 1 1 1 1 x 0 
1 0 0 1 
1 0 1 0 
1 1 0 1 
1 1 1 0 
J-K 
Pr
Clr
Q
K
J
Q
CL
Khi J = 1 
& K =1 thì 
Qluôn thay 
đổi trạng 
thái nghĩa 
là mạch bị 
dao động 
nên JK chỉ 
làm việc ở 
chế độ 
đồng bộ Q'n+1= 
X1
0X
1X
X0
10
Q
Q
K
J
CL
Qn T Qn+1 QnQn+1T 
 0 0 0 0 0 0 
 0 1 1 0 1 1 
 1 0 1 1 0 1 
 1 1 0 1 1 0 
T 
CL Q
T Q
Clr
Pr
Cũng 
không có 
chế độ 
không 
đồng bộ 
Q'n+1=T⊕Q 
10
1
1
0 0
 Q
Q
T
CL
Đề cương chi tiết môn học điều khiển logic Bộ môn tự động Đo Lường – Khoa Điện 
Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 20 
1.7. Phương pháp mô tả mạch trình tự : 
Sau đây là một vài phương pháp nêu ra để phân tích và tổng hợp mạch trình tự . 
1.7.1.phương pháp bảng chuyển trạng thái : 
• Sau khi khảo sat kỹ quá trình công nghệ, ta tiến hành lập bảng ,ví duj ta có 
bảng như sau : 
trạng 
thái tín hiệu vào tín hiệu ra 
 x1 x2 x3 ... Y1 Y2 ... 
S1 S1 S2 S3 0 1 
S2 S1 S2 0 0 
S3 S2 S3 1 1 
S4 
S5 
... 
- Các cột của bảng ghi : Biến đầu vào ( tín hiệu vào ) :x1 ,x2 ,x3 , ;hàm đầu ra y1 
,y2 ,y3 , 
- Số hàng của bảng ghi rõ số trạng thái trong cần có của hệ (S1 ,S2 ,S3 ,) . 
- Ô giao giữ cột tín hiệu vào xi với hàng trạng thái Sj Î ghi trạng thái của mạch 
.Nếu trạng thái mạch trùng với trạng thái hàng Î đó là trạng thái ổn định . 
- Ô giao giữa cột tín hiệu ra Yi và hàng trạng thái Sj chính là tín hiệu ra tương ứng . 
* Điều quan trọng là ghi đầy đủ và đúng các trạng thái ở trong các ô của bảng có hai 
cách : 
Cách 1 : 
• nắm rõ dữ liệu vào ,nắm sâu về quy trình công nghệ Æ ghi trạng 
thái ổn định hiển nhiên . 
• Ghi các trạng thái chuyển rõ ràng (các trạng thái ổn định 2 dễ dàng 
nhận ra ). 
• các trạng thái không biết chắc chắn thì để trống .Sẽ bổ xung sau . 
Cách 2 : 
ƒ Phân tích xem từng ô để điền trạng thái .việc này là : logic , chặt 
chẽ , rõ ràng . 
ƒ tuy nhiên rất khó khăn ,nhiều khi không phân biệt được các trạng 
thái tương tự như sau . 
ví dụ ta có bảng sau : 
Đề cương chi tiết môn học điều khiển logic Bộ môn tự động Đo Lường – Khoa Điện 
Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 21 
 Biến(x) 
Trạng 
 thái(S) 
α β γ 
S1 S2/1 S4/1 S3/0 
S2 S4/1 S2/0 S4/1 
S3 S1/1 S1/1 S1/1 
S4 S3/1 S4/0 S2/0 
S5 S5/0 S3/0 S4/0 
1.7.2. Phương pháp hình đồ trạng thái : 
 Mô tả các ttrạng thái chuyển của một mạch logic tương tự . Đồ hình gồm : các đỉh 
,cung định hướng , trên cung này ghi tín hiệu vào / ra & kết quả .Phương pháp này 
thường dùng cho hàm chỉ một đầu ra . 
a. Đồ hình Mealy : 
Đồ hình Mealy chính là sự chuyển trạng tháo thành đồ hình . 
ta thực hiện chuyển từ bảng hia sang đồ hình : 
 Bảng có 5 trạng thái ; đó là năm đỉnh của đò hình . 
 Các cung định hướng trên đó ghi hai thông số :Biến tác động ,kết quả hàm khi 
chịu sự tác động của biến . 
b. Đồ hình Moore : 
 Đồ hình Moore cũng thực hiện chuyển bẻng trạng thái thành đồ hình . Từ bảng 
trạng thái hay từ đồ hình Moore ta chuyển sang đồ hình như sau : 
 với đỉnh là các giá trị trạng thái : 
 cung định hướng ; biến ghi tác động 
Bước 1: Từ các ô ở bảng trạng thái ta tìm ra các trạng thái & giá trị tương ứng . 
ex Ở bảng bên có 5 trạng thái từ S1- S5 nhưng chỉ có : S1 có giá trị S1/1 ;S5 có giá trị S5/0 
 Còn các trạng thái : S2 , S3 , S4 có 2 giá trị 0&1 nên ta có 6 đỉnh . 
3
1 2
4
5
α/1
(α+γ)/1β0γ0
α/1(α+
β+
γ)/
1 γ0
β0
γ0
α/0
β0
Đề cương chi tiết môn học điều khiển logic Bộ môn tự động Đo Lường – Khoa Điện 
Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 22 
vậy tổng cộng , đồ hình Moore có 8 đỉnh . Ở đỉnh này gán tương ứng với các Q , từ Q1 
đến Q8 . 
 Q1 =S2/0 ; Q2 =S3/0 ; Q3 = S4/0 ;Q4 = S5/0 ; Q5 = S1/1 ; Q6 = S2/1 ; Q7 =S3/1 ; 
Q8 =S4/1 ; 
Bước 2: tiến hành thành lập bảng như sau : 
(Từ bảng trạng thái ta tiến hành điền đỉnh Qi vào ô ví dụ ô ở góc đầu bên trái , gióng α 
với S2 bên bảng trạng thái ta được S4 /1 Æ Q8 Æ điền Q8 vào ô này ,tương tự như vậy 
cho đến hết ). 
Ở cột tín hiệu ra là kết quả của từng đỉnh Q tương ứng . 
Bước 3: tiến hành vẽ đồ thị Moore tương tự đồ hình Mealy . 
* Đồ thị Moore có nhiều đỉnh hơn đồ hình Mealy .Nhưng biến đầu ra đơn giản hơn 
Mealy . 
3.phương pháp lưu đồ :phương pháp này mô tả hệ thống một cách trực quan ,bao gồm 
các khối cơ bản sau : 
1) khối này biểu thị giá trị ban đầu để chuẩn bị sẵn sàng hoạc cho hệ 
thống hoạt động . 
2) thực hiện công việc (sử lý , tính toán ...) 
3) khối kiểm tra điều kiện và đưa ra một trong hai quyết định . 
4) thúc công việc . 
ví dụ ta có sơ đồ thuật toán sau : 
chuyển a) sang đồ hình moore đồ hình có sáu đỉnh năm đỉnh là trạng thái của z ,một đỉnh 
còn lại là trạng thái băts đầu và kết thúc . 
-pần này sẽ được trình bày rõ hơn một tí nũa chổ chuyển từ bảng & đò hình sang biểu 
thức để chuẩn bị cho việc thiết kế mạch trình tự . 
Q1/0 Q2/0 Q4/0Q3/0
Q7/1 Q8/1Q6/1Q5/1 α α
(α+
β+γ
)
(α+β+γ)
β
β
γ (α+γ)
α
β
β
γ
β
γ β
γ
(β+γ)