Giáo trình Điện tử số (Phần 2)

54 
Chương 4: MẠCH TUẦN TỰ 
4.1. Khái niệm 
Mạch tuần tự khác với mạch tổ hợp là hiệu ra không chỉ phụ thuộc vào tín hiệu 
vào tại thời điểm hiện tại mà còn phụ thuộc vào quá khứ của tín hiệu vào. Mạch tuần tự 
còn được gọi là hệ có nhớ. 
Để thực hiện mạch tuần tự, nhất thiết phải có phần tử nhớ. Phần tử nhớ thường là 
các Flip Flop (FF). 
4.2. FLIPFLOP 
4.2.1. Giới thiệu 
Mạch flipflop (FF) là mạch đa hài lưỡng ổn tức mạch tạo ra sóng vuông và có 2 
trạng thái cân bằng. 
Trạng thái cân bằng của FF chỉ thay đổi khi có xung đồng hồ tác động. Một FF 
thường có một hoặc nhiều ngõ vào, và hai ngõ ra. Tính nhớ của FF được thể hiện ở 
điểm: Trạng thái của FF vẫn được giữ nguyên mặc dù sự tác động ngõ vào đã chấm dứt. 
Hai ngõ ra của FF thường được ký hiệu là Q và Q. 
FF có thể tạo nên từ các mạch chốt (latch). Điểm khác biệt giữa một mạch chốt 
và một FF là: FF chịu tác động của xung đồng hồ còn mạch chốt thì không. 
4.2.2. Mạch chốt RS 
Các trạng thái logic của mạch chốt RS được biễu diễn trong bảng dưới đây: 
R S Q Q+ 
0 0 0 0 Q 
0 0 1 1 
0 1 0 1 1 (Set) 
0 1 1 1 
1 0 0 0 0 (Reset) 
1 0 1 0 
1 1 0 X Cấm 
1 1 1 X 
R,S: Các ngõ vào; Q: Trạng thái hiện tại của ngõ ra; Q+ : trạng thái kế tiếp 
của ngõ ra. 
Bảng tóm tắt: 
R S Q+ 
0 0 Q 
0 1 1 
1 0 0 
1 1 Cấm 
55 
Từ bảng trên, ta tóm tắt hoạt động của RS như sau: 
- Khi R = S = 0, ngõ ra không đổi trạng thái. 
- Khi R = 0 và S = 1, chốt được Set (tức đặt Q+ = 1). 
- Khi R = 1 và S = 0, chốt được Reset (tức đặt Q+ = 0). 
- Khi R = S = 1, chốt rơi vào trạng thái cấm. 
Bảng chuyển trạng thái của chốt RS: 
 Vậy Q+ = S + Q 
 Sơ đồ logic mạch chốt RS sử dụng cổng NOR. 
Ký hiệu mạch chốt RS: 
Nhớ Xóa Không 
xđ 
thiết 
lập 
Q 
SR 
00 
0 
1 
01 11 10 
0 
1 
0 
0 
-
- 
1 
1 
56 
4.2.3. FlipFlop RS 
a. Cấu trúc tổng quát FlipFlop RS 
Khi thêm ngõ vào xung CLK cho chốt RS ta được FF RS. Dưới đây là bảng sự thật 
FF RS có các ngõ vào R, S và xung đồng hồ CLK đều tác động mức cao. 
CLK S R Q+ 
0 x x Q 
1 0 0 Q 
1 0 1 0 
1 1 0 1 
1 1 1 Cấm 
Ký hiệu RSFF đồng bộ mức cao: 
 Để có FF xung đồng hồ CLK tác động mức thấp, ta thêm một cổng đảo cho ngõ 
vào CLK. Nhằm tránh trường hợp ngõ ra của FF có thể thay đổi nhiều lần khi có xung 
CLK, người ta thường thiết kế FF chỉ có xung đồng bộ CLK là sườn dương hoặc sườn âm 
của xung. 
Đồng bộ sườn dương Đồng bộ sườn âm 
57 
Biểu đồ thời gian khảo sát FF RS hoạt động theo chế độ đồng bộ (sườn dương). 
b. FlipFlop RS có ngõ vào Preset và Clear 
Tính chất của FF là có ngõ ra bất kỳ khi mở máy. Trong nhiều trường hợp ta cần đặt 
trước ngõ ra Q=1 hoặc Q=0, muốn thế, người ta thêm vào FF các ngõ vào Preset (Q=1) và 
Clear (Q=0). Dưới đây là dạng mạch và ký hiệu của FF RS có ngõ vào Preset và Clear. 
Bảng sự thật của FF RS có Preset và Clear tác động thấp 
Pr Cl CLK S R Q+ 
0 0 × × × Cấm 
0 1 × × × 1 
1 0 × × × 0 
1 1 0 × × Q 
1 1 
↑ 
0 0 Q 
1 1 
↑ 
0 1 0 
1 1 
↑ 
1 0 1 
1 1 
↑ 
1 1 Cấm 
1 2 3 4 5 6 7 CLK 
S 
R 
Q 
Xóa Thiết lập Nhớ Xóa 
58 
4.2.4. Flip Flop D (Delay) 
FF D có một đầu vào là D và hoạt động ở 2 chế độ đồng bộ và không đồng bộ. Ở 
đây ta chỉ xét FF D hoạt động ở chế độ đồng bộ. 
FF D đồng bộ theo sườn dương ( CLK dương) : 
Bảng chuyển trạng thái FF D 
Ta có: Q+ = D (chỉ phụ thuộc vào D) 
Biểu đồ thời gian của FF D (đồng bộ mức cao) 
D Q 
Không đồng bộ 
D Q 
CLK 
 Đồng bộ 
Nghỉ giữ nguyên 
trạng thái 
Copy D Copy D 
D 
CLK 
Q 
D 
Q 0 1 
0 0 1 
1 0 1 
59 
Biểu đồ thời gian khảo sát hoạt động của FF D đồng bộ sườn dương: 
4.2.5. Flip Flop JK 
FF JK khắc phục được trạng thái cấm ở FF RS. Ở trạng thái này FF JK hoạt động 
như một mạch đếm. 
Bảng hoạt động (FF JK đồng bộ sườn dương): 
CLK J K Q Q+ 
0 x x x Q Q 
1 x x x Q 
↑ 0 0 0 0 Q 
↑ 0 0 1 1 
↑ 0 1 0 0 0 
↑ 0 1 1 0 
↑ 1 0 0 1 1 
↑ 1 0 1 1 
↑ 1 1 0 1  
↑ 1 1 1 0 
Sơ đồ khối: FF JK kích hoạt mức cao, sườn dương, sườn âm: 
D 
CLK 
Copy D Copy D Copy D 
nghỉ nghỉ nghỉ nghỉ 
Q 
J 
CLK 
K 
Q 
CLK mức cao CLK sườn dương CLK sườn âm 
60 
Bảng chuyển trạng thái: 
 Vậy ta có: Q+ = J + QK 
4.2.6. Flip Flop T (Toggle) 
Nếu nối hai ngõ vào của FF JK ta có được FF T 
 Sơ đồ khối: 
Bảng chuyển trạng thái FF T: 
Ta có: Q+ = QT +T 
 = T  Q 
4.3. Một số ứng dụng của mạch tuần tự. 
 4.3.1. Bộ đếm 
Bộ đếm là hệ tuần tự có 1 ngõ vào xung clok và nhiều ngõ ra. Ngõ ra của bộ đếm 
là ngõ ra của các FF cấu thành bộ đếm. 
 Nội dung của bộ đếm tại 1 thời điểm gọi là trạng thái của bộ đếm. Khi có xung 
clock vào bộ đếm sẽ chuyển trạng thái từ 1 trạng thái hiện tại chuyển sang 1 trạng thái kế 
tiếp. Cứ tiếp tục như vậy sẽ tạo ra 1 vòng đếm khép kín. 
Để biểu diễn các trạng thái trong vòng đếm và hướng chuyển trạng thái ta thường 
dung giản đồ trạng thái của bộ đếm. 
0 
1 
0 
1 0 
0 1 
0 
1 
1 
JK 
Q 00 01 11 10 
Nhớ xóa lật thiết 
lập 
T 
CLK 
Q 
T 
Q 0 1 
0 
1 
0 
1 
1 
0 
61 
Để ký hiệu số trạng thái khác nhau của bộ đếm ta ký hiệu bằng Modulo của bộ đếm 
m ( m≤ 2n ), n là số FF có trong bộ đếm. 
Bộ đếm được chia thành 2 loại: 
 - Bộ đếm nối tiếp (bộ đếm không đồng bộ): là bộ đếm mà ngõ ra của FF trước sẽ là 
ngõ vào xung clock cho FF sau. 
 - Bộ đếm song song (bộ đếm đồng bộ): là bộ đếm mà ngõ vào xung clock của các 
FF được nối chung với nhau. 
a. Bộ đếm nối tiếp 
 Bộ đếm nối tiếp thực hiện các vòng đếm lên hoặc xuống. 
 + Đếm lên (Count Up): nội dung bộ đếm tăng thêm 1 khi có xung clock. 
 + Đếm xuống (Count Down): nội dung bộ đếm giảm đi 1 khi có xung clock. 
 Bộ đếm nối tiếp được ghép từ các FF đếm 2. 
- Bộ đếm lên đầy đủ (m=2n) 
 Ta xét bộ đếm có n = 3, số trạng thái đếm sẽ là m= 8. Các ngõ ra của FF trước sẽ 
được ghép nối tiếp với ngõ vào  của FF kế tiếp. Các ngõ ra sẽ là Q0Q1Q2. Ngõ vào 
là xung clock ở FF thứ nhất. Sử dụng JKFF. Các ngõ vào JK được nối lến 1. 
 Sơ đồ bộ đếm: 
Giản đồ thời gian: 
CLK 
Q0 
Q1 
Q2 
62 
- Bộ đếm xuống đầy đủ 
Sơ đồ khối bộ đếm xuống đầy đủ 3 bit: 
 Giản đồ thời gian: 
Lưu ý: Cũng có thể mắc các ngõ ra  với các ngõ vào  hoặc CLK để tạo thành bộ đếm 
xuống hoặc lên. 
- Bộ đếm nối tiếp không đầy đủ trạng thái đếm module m≤ 2n 
Lợi dụng các ngõ vào Clear để xóa các FF khi m lớn hơn số trạng thái đếm cho trước. 
Ví dụ: Sử dụng T-FF có xung clock cạnh xuống và ngõ vào Preset, Clear tích cực cao; 
thiết kế bộ đếm lên có m = 5 và bắt đầu từ giá trị 0. 
Tạo một xung xóa Z khi bộ đếm đếm m= 6. 
Q2 Q1 Q0 Z 
0 0 0 0 
0 0 1 0 
0 1 0 0 
0 1 1 0 
1 0 0 0 
1 0 1 1 
1 1 0 x 
1 1 1 x 
 Z = Q2Q0 
63 
Sơ đồ bộ đếm: 
b. Bộ đếm song song (đồng bộ) 
Các ngõ vào CLK của các FF được nối song song với nhau. Sự thay đổi ngõ ra của 
bộ đếm phụ thuộc các ngõ vào của các FF. 
Khi thiết kế bộ đếm chỉ quan tâm đến trạng thái hiện tại và kế tiếp của bộ đếm mà 
không cần quan tâm đến CLK dương hay âm. Có thể thiết kế bộ đếm với vòng đếm bất kỳ. 
 Các bước thiết kế: 
- Từ phát biểu của bài toán xác định số FF cần thiết. 
- Lập bảng trạng thái chỉ rõ quan hệ giữa trạng thái kế tiếp và hiện tại. 
- Tìm giá trị ngõ vào của các FF dựa trên bảng trạng thái và hàm kích thích. 
- Tìm biểu thức rút gọn cho các ngõ vào phụ thuộc vào các ngõ ra hiện tại và kế tiếp. 
Ví dụ: Sử dụng T-FF kích theo cạnh lên, thiết kế bộ đếm có dãy đếm sau: Q2Q1Q0 : 010, 
101, 110, 001, 000, 111, 100, 011, 010,  
Trạng thái hiện tại Trạng thái kế tiếp Các ngõ vào 
Q2 Q1 Q0 Q2+ Q1+ Q0+ T2 T1 T0 
0 0 0 1 1 1 1 1 1 
0 0 1 0 0 0 0 0 1 
0 1 0 1 0 1 1 1 1 
0 1 1 0 1 0 0 0 1 
1 0 0 0 1 1 1 1 1 
1 0 1 1 1 0 0 1 1 
1 1 0 0 0 1 1 1 1 
1 1 1 1 0 0 0 1 1 
64 
Sử dụng bìa Các-nô ta tìm được: 
T2 =  , T1 =  + Q2 , T1 =1 
Sơ đồ mạch đếm: 
4.3.2. Thanh ghi 
Thanh ghi có cấu tạo gồm các DFF nối tiếp với nhau 
Chức năng: 
- Để lưu trữ tạm thời thông tin 
- Dịch chuyển thông tin 
Lưu ý: cả thanh ghi và bộ nhớ đều dùng để lưu trữ thông tin, nhưng thanh ghi có chức 
năng dịch chuyển thông tin. Do đó, thanh ghi có thể sử dụng làm bộ nhớ, nhưng bộ nhớ 
không thể làm được thanh ghi. 
Phân loại: Thanh ghi có 4 loại: 
a. Vào nối tiếp ra nối tiếp 
Sơ đồ khối: 
b. Vào nối tiếp ra song song 
Sơ đồ khối: 
0 1 0 1 0 0 1 1 
0 1 0 1 0 0 1 1 
65 
c. Vào song song ra nối tiếp 
Sơ đồ khối: 
d. Vào song song ra song song 
Sơ đồ khối: 
Thanh ghi bao nhiêu bit thì sử dụng bấy nhiêu DFF (mỗi FF lưu trữ một bit) 
Ví dụ: Thiết kế thanh ghi 4 bit vào nối tiếp ra song song dùng trigơ D 
0 1 0 1 0 0 1 1 
0 1 0 1 0 0 1 1 
CLR 
D q1 
CLR 
CLK 
D q4 
CLR 
CLK 
số liệu 
D q3 
CLR 
CLK 
D q2 
CLR 
CLK 
CLK 
66 
Bảng số liệu khảo sát: 
Ra Vào 
Dòng 
CLR số liệu CLK A B C D 
1 
2 
3 
4 
5 
6 
7 
8 
9 
10 
11 
12 
13 
14 
15 
0 
1 
1 
1 
1 
1 
1 
1 
1 
1 
1 
1 
1 
1 
1 
0 
1 
1 
1 
1 
0 
0 
0 
0 
0 
1 
0 
0 
0 
0 
0 
0 
1 
2 
3 
4 
5 
6 
7 
8 
9 
10 
11 
12 
13 
0 
0 
1 
1 
1 
0 
0 
0 
0 
0 
1 
0 
0 
0 
0 
0 
0 
0 
0 
1 
1 
1 
0 
0 
0 
0 
0 
1 
0 
0 
0 
0 
0 
0 
0 
1 
1 
1 
0 
0 
0 
0 
0 
1 
0 
0 
0 
0 
1 
1 
1 
0 
0 
0 
0 
0 
1 
0 
0 
0 
67 
Bài tập chương 4 
1. Thiết kế mạch đếm nối tiếp mod 16 đếm lên dùng T-FF (xung clock cạnh lên, ngõ Pr và 
ngõ Cl tích cực mức thấp). 
2. Thiết kế mạch đếm nối tiếp mod 16 đếm xuống dùng T-FF (xung clock cạnh lên, ngõ Pr 
và ngõ Cl tích cực mức thấp). 
3. Thiết kế mạch đếm đồng bộ dùng JK-FF (xung clock cạnh xuống) có dãy đếm như sau 
000 001 010 011 100 110 110 111 000 
Yêu cầu : 1. Lâp bảng trạng thái . 
 2.Xác định các ngõ vào kích thích . 
 3. Dùng bảng Karnaugh để tìm J và K cho các JKFF. 
68 
Chương 5: BỘ NHỚ BÁN DẪN 
 5.1. Tổng quan về bộ nhớ 
Bộ nhớ bán dẫn được sử dụng làm bộ nhớ chính trong các máy tính nhờ vào khả 
năng thỏa mãn tốc độ truy xuất dữ liệu của bộ xử lý trung tâm (CPU). 
Chúng ta đã quen thuộc với các FlipFlop, đó là một thiết bị nhớ điện tử. Các FF 
chính là các phần tử nhớ tốc độ cao được dùng rất nhiều trong việc điều hành bên trong 
máy tính, nơi mà dữ liệu dịch chuyển liên tục từ nơi này đến nơi khác. 
Dữ liệu cũng có thể được lưu trữ dưới dạng điện tích của tụ điện, và một loại phần 
tử nhớ rất quan trọng đã dùng nguyên tắc này để lưu trữ dữ liệu với mật độ cao nhưng tiêu 
thụ nguồn điện năng rất thấp. 
Bộ nhớ bán dẫn được dùng như là bộ nhớ trong chính của máy tính, nơi mà việc vận 
hành được xem như ưu tiên hàng đầu và cũng là nơi mà tất cả dữ liệu của chương trình lưu 
chuyển liên tục trong quá trình thực hiện một tác vụ của CPU. 
Mặc dù bộ nhớ bán dẫn có tốc độ làm việc cao, rất phù hợp cho bộ nhớ trong, nhưng 
giá thành tính trên mỗi bit lưu trữ cao khiến cho nó không thể là thiết bị có tính chất lưu 
trữ khối (mass storage) – là loại có khả năng lưu trữ hàng tỉ bit mà không cần cung cấp 
năng lượng và được dùng như là bộ nhớ ngoài (đĩa từ, băng từ, CD ROM,). Tốc độ xử 
lý dữ liệu của bộ nhớ ngoài tương đối chậm nên khi máy tính làm việc thì dữ liệu từ bộ nhớ 
ngoài được chuyển vào bộ nhớ trong. 
Băng từ và đĩa từ là thiết bị lưu trữ khối mà giá thành tính trên mỗi bit tương đối 
thấp. 
5.2. ROM mặt nạ (Mask Programmed ROM, MROM) 
Đây là loại ROM được chế tạo để thực hiện một công việc cụ thể như các bảng tính, 
bảng lượng giác, bảng logarit, ngay sau khi xuất xưởng. Nói cách khác, các tế bào nhớ 
trong ma trận nhớ đã được tạo ra theo một chương trình xác định trước bằng phương pháp 
mặt nạ: đưa vào các linh kiện điện tử nối từ đường từ qua đường bit để tạo ra một giá trị 
bit và để trống cho giá trị bit ngược lại. 
Cấu trúc của một MROM dùng diode : 
69 
5.3. ROM CHO PHÉP LẬP TRÌNH (Programmable ROM – PROM) 
PROM có cấu tạo như ROM nhưng có hai đặc điểm khác biệt, đó là: 
- Tất cả các tế bào nhớ đều có diode hay transistor lưỡng cực hay transistor MOS, tùy 
theo công nghệ chế tạo. 
- Phần tử bán dẫn được nối với cầu chì tích hợp. Cầu chì đứt rồi không thể nối lại 
được do đó ta chỉ có thể lập trình PROM một lần thôi. 
- Muốn đổi từ bit 1 sang bit 0 người ta dùng một xung điện có biên độ và độ rộng 
xung thích hợp (cho biết bởi nhà sản xuất) giữa đường từ và đường bit tương ứng để làm 
đứt cầu chì. 
Cấu trúc của một PROM: 
70 
5.4. ROM lập trình được, xóa được bằng tia U.V (Ultra Violet Erasable 
Programmable ROM, U.V. EPROM) 
Đây là loại ROM rất tiện cho người sử dụng vì có thể dùng được nhiều lần bằng 
cách xóa và nạp lại. Cấu tạo của tế bào nhớ của U.V. EPROM dựa vào một transistor MOS 
có cấu tạo đặc biệt gọi là FAMOS (Floating Gate Avalanche Injection MOS) 
Cấu trúc EPROM: 
Trên nền chất bán dẫn N pha loãng, tạo 2 vùng P pha đậm (P+) nối ra ngoài cho 2 
cực S (Source) và D (Drain). Trong lớp cách điện SiO2 giữa 2 cực người ta cho vào một 
thỏi Silicon không nối với bên ngoài và được gọi là cổng nổi. Khi nguồn VDD, phân cực 
ngược giữa cực nền và Drain còn nhỏ, transistor không dẫn, nhưng nếu tăng VDD đủ lớn, 
hiện tượng thác đổ (avalanche) xảy ra, electron đủ năng lượng chui qua lớp cách điện tới 
bám vào cổng nổi. Do hiện tượng cảm ứng, một điện lộ P hình thành nối hai vùng bán dẫn 
P+ , transistor trở nên dẫn điện. Khi cắt nguồn, transistor tiếp tục dẫn điện vì electron không 
thể trở về để tái hợp với lỗ trống. 
Để xóa EPROM, người ta chiếu tia U.V vào các tế bào trong một khoảng thời gian 
xác định để electron trên cổng nổi nhận đủ năng lượng vượt qua lớp cách điện trở về vùng 
nền tái hợp với lỗ trống xóa điện lộ P và transistor trở về trạng thái không dẫn ban đầu. 
5.5. ROM lập trình được và xóa được bằng xung điện 
(Electrically Erasable PROM, EEPROM hay Electrically Alterable PROM, 
EAPROM) 
Đây là loại ROM lập trình được và xóa được nhờ xung điện và đặc biệt là có thể 
xóa để sửa trên từng byte. Các tế bào nhớ EEPROM sử dụng transistor MNOS (Metal 
Nitride Oxide Semiconductor) 
Cấu trúc EEPROM: 
71 
Giữa lớp kim loại nối ra các cực và lớp SiO2 là một lớp mỏng chất Nitrua Silic 
(Si3N4) - từ 40nm đến 650nm - Dữ liệu được nạp bằng cách áp một điện thế dương giữa 
cực G và S (khoảng 20 đến 25V trong 100ms). Do sự khác biệt về độ dẫn điện, electron 
tích trên bề mặt giữa 2 lớp SiO2 và Si3N4 , các electron này tồn tại khi đã ngắt nguồn và 
làm thay đổi trạng thái dẫn điện của transistor. Bây giờ nếu áp một điện thế âm giữa cực G 
và S ta sẽ được một lớp điện tích trái dấu với trường hợp trước. Như vậy hai trạng thái khác 
nhau của Transistor có thể thiêt lập được bởi hai điện thế ngược chiều nhau và như vậy các 
tế bào nhớ được ghi và xóa với 2 xung điện trái dấu nhau. 
5.6. FLASH ROM 
EPROM là loại nonvolatile, có tốc độ truy xuất nhanh (khoảng 120ns), mật độ tích 
hợp cao, giá thành rẻ tuy nhiên để xóa và nạp lại phải dùng thiết bị đặc biệt và lấy ra khỏi 
mạch. 
EEPROM cũng nonvolatile, cũng có tốc độ truy xuất nhanh, cho phép xóa và nạp 
lại ngay trong mạch trên từng byte nhưng có mật độ tích hợp thấp và giá thành cao hơn 
EPROM. 
Bộ nhớ FLASH ROM tận dụng được các ưu điểm của hai loại ROM nói trên, nghĩa 
là có tốc độ truy xuất nhanh, điện áp xóa thấp, có mật độ tích hợp cao nhưng giá thành 
thấp. 
Hầu hết các FLASH ROM sử dụng cách xóa đồng thời cả khối dữ liệu nhưng rất 
nhanh (hàng trăm ms so với 20 min của U.V. EPROM). Những FLASH ROM thế hệ mới 
cho phép xóa từng sector (512 byte) thậm chí từng vị trí nhớ mà không cần lấy IC ra khỏi 
mạch. FLASH ROM có thời gian ghi khoảng 10μs/byte so với 100 μs đối với EPROM và 
5 ms đối với EEPROM 
5.7. Bộ nhớ đọc viết (RAM) 
RAM (viết tắt từ Random Access Memory trong tiếng Anh) là một loại bộ nhớ 
chính của máy tính. RAM được gọi là bộ nhớ truy cập ngẫu nhiên vì nó có đặc tính: thời 
gian thực hiện thao tác đọc hoặc ghi đối với mỗi ô nhớ là như nhau, cho dù đang ở bất kỳ 
vị trí nào trong bộ nhớ. Mỗi ô nhớ của RAM đều có một địa chỉ. Thông thường, mỗi ô 
nhớ là một byte (8 bit); tuy nhiên hệ thống lại có thể đọc ra hay ghi vào nhiều byte (2, 4, 
8 byte). 
72 
RAM khác biệt với các thiết bị bộ nhớ tuần tự (sequential memory device) chẳng 
hạn như các băng từ, đĩa; mà các loại thiết bị này bắt buộc máy tính phải di chuyển cơ 
học một cách tuần tự để truy cập dữ liệu. 
Bởi vì các chip RAM có thể đọc hay ghi dữ liệu nên thuật ngữ RAM cũng được 
hiểu như là một bộ nhớ đọc-ghi (read/write memory), trái ngược với bộ nhớ chỉ đọc 
ROM (read-only memory). 
RAM thông thường được sử dụng cho bộ nhớ chính (main memory) trong máy 
tính để lưu trữ các thông tin thay đổi, và các thông tin được sử dụng hiện hành. Cũng có 
những thiết bị sử dụng một vài loại RAM như là một thiết bị lưu trữ thứ cấp (secondary 
storage). 
Thông tin lưu trên RAM chỉ là tạm thời, chúng sẽ mất đi khi mất nguồn điện cung 
cấp. 
a. Đặc trưng 
Bộ nhớ RAM có 4 đặc trưng sau: 
* Dung lượng bộ nhớ: Tổng số byte của bộ nhớ ( nếu tính theo byte ) hoặc là tổng số bit 
trong bộ nhớ nếu tính theo bit. 
* Tổ chức bộ nhớ: Số ô nhớ và số bit cho mỗi ô nhớ 
* Thời gian thâm nhập: Thời gian từ lúc đưa ra địa chỉ của ô nhớ đến lúc đọc được nội 
dung của ô nhớ đó. 
* Chu kỳ bộ nhớ: Thời gian giữa hai lần liên tiếp thâm nhập bộ nhớ. 
b. Mục đích 
Máy vi tính sử dụng RAM để lưu trữ mã chương trình và dữ liệu trong suốt quá 
trình thực thi. Đặc trưng tiêu biểu của RAM là có thể truy cập vào những vị trí khác nhau 
trong bộ nhớ và hoàn tất trong khoảng thời gian tương tự, ngược lại với một số kỹ thuật 
khác, đòi hỏi phải có một khoảng thời gian trì hoãn nhất định. 
c. Phân loại RAM 
Tùy theo công nghệ chế tạo, người ta phân biệt thành 2 loại: 
* SRAM (Static RAM): RAM tĩnh 
* DRAM (Dynamic RAM): RAM động 
- RAM tĩnh: 
73 
Cấu tạo của 1 bit nhớ RAM tĩnh: 
RAM tĩnh được chế tạo theo công nghệ ECL (dùng trong CMOS và BiCMOS). 
Mỗi bit nhớ gồm có các cổng logic với 6 transistor MOS. SRAM là bộ nhớ nhanh, việc 
đọc không làm hủy nội dung của ô nhớ và thời gian thâm nhập bằng chu kỳ của bộ nhớ. 
- RAM động 
RAM động dùng kỹ thuật MOS. Mỗi bit nhớ gồm một transistor và một tụ điện. Việc 
ghi nhớ dữ liệu dựa vào việc duy trì điện tích nạp vào tụ điện và như vậy việc đọc một bit 
nhớ làm nội dung bit này bị hủy. Do vậy sau mỗi lần đọc một ô nhớ, bộ phận điều khiển 
bộ nhớ phải viết lại nội dung ô nhớ đó. Chu kỳ bộ nhớ cũng theo đó mà ít nhất là gấp đôi 
thời gian thâm nhập ô nhớ. 
Việc lưu giữ thông tin trong bit nhớ chỉ là tạm thời vì tụ điện sẽ phóng hết điện tích đã 
nạp và như vậy phải làm tươi bộ nhớ sau khoảng thời gian 2μs. Việc làm tươi được thực 
hiện với tất cả các ô nhớ trong bộ nhớ. Công việc này được thực hiện tự động bởi một vi 
mạch bộ nhớ. 
Bộ nhớ DRAM chậm nhưng rẻ tiền hơn SRAM. 
Cấu trúc của tế bào nhớ DRAM: 
74 
d. Các loại DRAM 
1. SDRAM (Viết tắt từ Synchronous Dynamic RAM) được gọi là DRAM đồng bộ. 
SDRAM gồm 3 phân loại: SDR, DDR, DDR2 va DDR3. 
2. SDR SDRAM (Single Data Rate SDRAM), thường được giới chuyên môn gọi 
tắt là "SDR". Có 168 chân. Được dùng trong các máy vi tính cũ, bus speed chạy cùng vận 
tốc với clock speed của memory chip, nay đã lỗi thời. 
3. DDR SDRAM (Double Data Rate SDRAM), thường được giới chuyên môn gọi 
tắt là "DDR". Có 184 chân. DDR SDRAM là cải tiến của bộ nhớ SDR với tốc độ truyền 
tải gấp đôi SDR nhờ vào việc truyền tải hai lần trong một chu kỳ bộ nhớ. Đã được thay 
thế bởi DDR2. 
4. DDR2 SDRAM (Double Data Rate 2 SDRAM), Thường được giới chuyên 
môn gọi tắt là "DDR2". Là thế hệ thứ hai của DDR với 240 chân, lợi thế lớn nhất của nó 
so với DDR là có bus speed cao gấp đôi clock speed. 
5. RDRAM (Viết tắt từ Rambus Dynamic RAM), thường được giới chuyên môn 
gọi tắt là "Rambus". Đây là một loại DRAM được thiết kế kỹ thuật hoàn toàn mới so với 
kỹ thuật SDRAM. RDRAM hoạt động đồng bộ theo một hệ thống lặp và truyền dữ liệu 
theo một hướng. Một kênh bộ nhớ RDRAM có thể hỗ trợ đến 32 chip DRAM. Mỗi chip 
được ghép nối tuần tự trên một module gọi là RIMM (Rambus Inline Memory Module) 
nhưng việc truyền dữ liệu được thực hiện giữa các mạch điều khiển và từng chip riêng 
biệt chứ không truyền giữa các chip với nhau. Bus bộ nhớ RDRAM là đường dẫn liên tục 
đi qua các chip và module trên bus, mỗi module có các chân vào và ra trên các đầu đối 
diện. Do đó, nếu các khe cắm không chứa RIMM sẽ phải gắn một module liên tục để đảm 
bảo đường truyền được nối liền. Tốc độ Rambus đạt từ 400-800MHz. Rambus tuy không 
nhanh hơn SDRAM là bao nhưng lại đắt hơn rất nhiều nên có rất ít người dùng. RDRAM 
phải cắm thành cặp và ở những khe trống phải cắm những thanh RAM giả (còn gọi là C-
RIMM) cho đủ. 
6. DDR III SDRAM (Double Data Rate III Synchronous Dynamic RAM): có tốc 
độ bus 800/1066/1333/1600 Mhz, số bit dữ liệu là 64, điện thế là 1.5v, tổng số pin là 240. 
75 
Bài tập chương 5 
1. Vẽ mạch MROM diode 4 từ 4 bít với dữ liệu 4 bit cần lập trình như sau: 
1100, 1010, 1111, 0101. 
2. So sánh các phương pháp xóa dữ liệu trong các loại bộ nhớ EPROM, EEPROM, 
FLASH. 
3. So sánh ưu điểm và nhược điểm của bộ nhớ bán dẫn và bộ nhớ từ 
76 
Tài liệu tham khảo: 
[1]. Vũ Đức Thọ, Đỗ Xuân Thụ, Điện tử số, Nhà xuất bản Giáo Dục, 1996 
[2]. Nguyễn Thúy Vân, Thiết kế logic mạch số, Nhà xuất bản KHKT, 1997 
[3]. Brian Holdsworth, Digital Logic Design, Amazon, 2002 
 [4]. Nguyễn Viết Nguyên, Giáo trình Kỹ thuật số, Nhà xuất bản Giáo Dục, 2012