Giáo trình Điện tử số (Phần 1)

TRƯỜNG ĐẠI HỌC PHẠM VĂN ĐỒNG 
KHOA KỸ THUẬT CÔNG NGHỆ 
BÀI GIẢNG 
ĐIỆN TỬ SỐ 
Bậc học: ĐẠI HỌC 
(Dành cho Sinh viên Khoa CNTT) 
 GV: Nguyễn Đình Hoàng 
 Bộ môn: Điện - Điện tử 
 Khoa: Kỹ thuật Công nghệ 
Quảng Ngõi, năm 2018 
TRƯỜNG ĐẠI HỌC PHẠM VĂN ĐỒNG 
KHOA KỸ THUẬT CÔNG NGHỆ 
BÀI GIẢNG 
ĐIỆN TỬ SỐ 
Bậc học: ĐẠI HỌC 
 SỐ TÍN CHỈ: 3 
 GV: Nguyễn Đình Hoàng 
 Bộ môn: Điện - Điện tử 
 Khoa: Kỹ thuật Công nghệ 
Quảng Ngõi, năm 2018 
Lời nói đầu 
Nhằm đáp ứng cho việc giảng dạy môn Điện tử số bậc Đại học, tác giả đã biên soạn 
bài giảng này nhằm làm tài liệu học tập cho các lớp chuyên ngành Công nghệ thông tin 
tại Đại học Phạm Văn Đồng. Tài liệu này được sử dụng cho sinh viên các lớp ĐH CNTT 
với thời lượng 45 tiết (3TC). Tác giả hy vọng rằng đây sẽ là tài liệu thiết thực cho các 
bạn sinh viên. 
Trong quá trình biên soạn, chắc chắn tài liệu không tránh khỏi có những sai sót. 
Mọi góp ý xin gửi về địa chỉ Nguyễn Đình Hoàng - Khoa Kỹ Thuật Công Nghệ - 
Trường Đai học Phạm Văn Đồng. Xin chân thành cảm ơn. 
 Tác giả 
MỤC LỤC 
Chương 1: CÁC HỆ THỐNG SỐ VÀ MÃ . 1 
Chương 2: ĐẠI SỐ BOOLE VÀ CÁC CỔNG LOGIC.... 8 
Chương 3: MẠCH TỔ HỢP .. 25 
Chương 4: MẠCH TUẦN TỰ... 54 
Chương 5: BỘ NHỚ BÁN DẪN ... 68 
Tài liệu tham khảo: .. 76 
1 
Chương 1: CÁC HỆ THỐNG SỐ VÀ MÃ 
1.1. Khái niệm 
 Hệ thống số chúng ta thường sử dụng là hệ thống số có vị trí. Trong một hệ thống 
như vậy một số biểu diễn bằng một chuỗi các ký tự số (digit); ở đó mỗi vị trí của ký tự 
số sẽ có một trọng số (weight) nhất định. Trọng số ở đây chính là cơ số lũy thừa vị trí 
của ký tự số trong chuỗi. Cơ số (radix) chính là số ký tự số được dùng để biểu diễn 
trong một hệ thống. 
 Các hệ thống số thường gặp là hệ thống số thập phân (Decimal system), hệ thống 
số nhị phân (Binary system), hệ thống số bát phân (Octal system), hệ thống số thập lục 
phân (Hexa-decimal)  
Giá trị thập phân của một số được tính theo công thức sau: 
 Giá trị = Σ(Ký số x trọng số) 
1.2. Hệ thống số thập phân (Decimal) 
Hệ thập phân dùng 10 chữ số 0 1 2 3 4 5 6 7 8 9 để biểu diễn các số (cơ số 10). 
Ví dụ: Tính giá trị của 1234567 trong hệ thập phân. 
Biểu diễn theo công thức tổng quát: 
1234567 = 1*106 + 2*105 + 3*104 + 4*103 + 5*102 + 6*101 + 7*100 = 1.000.000 + 
200.000 + 30.000 + 4.000 + 500 + 60 + 7 = 123456710 
1.3. Hệ thống nhị phân (Binarry) 
Hệ nhị phân dùng 2 chữ số 0 và 1 để biểu diễn các số (cơ số 2). 
Ví dụ: Tính giá trị của số 100111 trong hệ nhị phân. 
Biểu diễn theo công thức tổng quát: 
100111B = 1*25 + 0*24 + 0*23 + 1*22+ 1*21 + 1*20 = 32+0+0+4+2+1= 3910 
1.4. Hệ thống thập lục phân (Hexadecimal) 
Hệ thập lục phân dùng 16 chữ số 0 1 2 3 4 5 6 7 8 9 A B C D E F để biểu diễn các 
số (cơ số 16). 
Ví dụ: Tính giá trị của số 4B trong hệ thập lục phân. 
Biểu diễn theo công thức tổng quát: 
4BHex = 4*161 + B*160 = 64 + 10 = 7410 
1.5. Biến đổi qua lại giữa các cơ số 
1.5.1. Đổi một số từ nhị phân, thập lục phân sang thập phân 
Nguyên tắc: lấy mỗi số hạng trong chuỗi số nhân với cơ số lũy thừa vị trí của nó 
sau đó lấy tổng tất cả. 
- Đổi từ nhị phân sang thập phân. 
Ví dụ: Đổi số1010,11 ở cơ số 2 sang cơ số10 
2 
1011,112 = 1x23 + 0x22 + 1x21 + 1x20 + 1x2-1 +1x2-2 = 8 + 0 + 4 + 1 + 0,5 + 0,25 
= 13,7510 
- Đổi từ thập lục phân sang thập phân. 
Ví dụ: Đổi giá trị của số 4B,8F trong hệ thập lục phân sang hệ thập phân. 
4B,8F16 = 4x161 + Bx160 + 8x16-1 + 15x16-2 = 64 + 11 + 0,5 + 0.05859375= 
75,5585937510 
1.5.2. Đổi một số từ hệ thập phân sang hệ nhị phân 
Chia làm hai phần : phần nguyên và phần thập phân. 
 Phần nguyên: chia liên tiếp cho 2 đến khi thương số bằng 0, số nhị phân là các số 
dư lấy từ dưới lên. 
Phần thập phân: nhân liên tiếp cho 2 cho đến khi bằng 0 hoặc đạt được số lẻ cần 
thiết, số nhị phân phần phân sẽ là phần nguyên của phép nhân 2. 
Ví dụ: Đổi số thập phân 8.25 sang nhị phân. 
Phần nguyên: 
8:2 = 4 dư 0 MSB 
4:2 =2 dư 0 
2:2 =1 dư 0 
1:2 = 0 dư 1 LSB 
.Phần thập phân: 
0.25x 2 = 0.5 phần nguyên 0 MSB 
0.5x2 =1.0 phân nguyên 1 LSB 
Kết quả chuyển đổi: 8.2510 = 1000.012 
 1.5.3. Đổi một số từ thập phân sang thập lục phân 
 Tương tự như cách đổi từ thập phân sang nhị phân, với số chia là 16 (phần nguyên) 
và số nhân 16 (phần phân). 
1.5.4. Đổi một số từ nhị phân sang thập lục phân 
 Nguyên tắc : Nhóm từ phải qua trái đủ bốn bít; nhóm cuối cùng nếu thiếu thì ta 
cứ thêm các số 0 vào. Thay thế các nhóm 4 bit thành các mã thập lục phân tương ứng. 
Ví dụ : 1010 01012 
 A 5 
 1010 01012 = A516 
1.5.5. Đổi một số từ thập lục phân sang nhị phân 
Ta thay một số thập lục phân bằng một số nhị 4 bít tương ứng 
Ví dụ: 2B616 = 0010 1011 01102 
Bảng mã tương quan giữa thập phân, nhị phân và thập lục phân. 
3 
Thập phân Nhị phân Thập lục 
phân 
0 0000 0 
1 0001 1 
2 0010 2 
3 0011 3 
4 0100 4 
5 0101 5 
6 0110 6 
7 0111 7 
8 1000 8 
9 1001 9 
10 1010 A 
11 1011 B 
12 1100 C 
13 1101 D 
14 1110 E 
15 1111 F 
1.6. Số có dấu 
1.6.1 Biểu diễn số có dấu 
Khi biểu diễn số có dấu thông thường ta sử dụng thêm 1 bit gọi là bit dấu (thường 
đặt ở vị trí số có trọng số cao nhất MSB) với qui ước bit 0 để chỉ số dương; bit 1 để chỉ 
số âm. 
Ví dụ: 
 1 0101 = - 5 
0 0101 = +5 
1.6.2. Số bù 1 (dùng biểu diễn số âm) 
Số bù 1 được định nghĩa cho một số N có n số sẽ bằng: rn -1 – N (với r là cơ số). 
Ví dụ: Tìm số bù của số nhị phân N = 10102 
rn = 24 = 10000, rn -1- N = 10000 -1-1010 = 0101 (bù 1) 
hoặc có thể tìm bù 1 bằng cách đảo các bít của số N. 
4 
1.6.3. Số bù 2 ( biểu diễn số âm) 
Số bù 2 có được bằng cách cộng số bù 1 với 1 
Ví dụ: Tìm số bù 2 của số 1010 
Bù 1 của số 1010 là 0101 
Bù 2: 0101 +1 = 0110 (bù 2 của số nhị phân 1010) 
1.7. Các loại mã 
1.7.1. Mã BCD 
Mã số BCD là số thập phân mã hóa theo nhị phân. Mã số này dùng nhóm bốn 
bit để biểu thị số thập phân từ 0 đến 9. 
Ví dụ: 1 2 0 10 
 0001 0010 0000BCD 
1.7.2. Mã thừa 3 
Mã quá 3 (thừa 3) là mã có được khi tăng 3 đơn vị từ mã Binary. Nghĩa là cộng 
thêm 0112. 
Ví dụ: 0101 1000 (thừa 3) 
1.7.2. Mã Gray 
 Mã Gray hay còn gọi là mã vòng suy ra từ mã nhị phân. Giả sử cho mã nhị phân 
có bốn bit B3 B2 B1 B0, mã Gray tương ứng là G3 G2 G1 G0 thì có thể tính theo công 
thức sau : 
 Gi = Bi+1 ⨁ Bi 
Đặc điểm của mã Gray là giữa hai số nhị phân liên tiếp chỉ được phép thay đổi 1 bit. 
1.7.3. Mã ký tự (ASCII) 
Mã ASCII là mã mà hầu hết các máy tính đều dùng (mã chuẩn của Mỹ: American 
Standard Code for Information Interchange). Mỗi ký tự (chữ cái, chữ số , dấu, ký hiệu 
đặt biệt ) tương ứng với một mã 8 bit (là dãy liên tiếp các chữ số 0 và 1) 
Bảng mã ký tự ASCII: 
5 
1.8. Các phép toán trên số nhị phân 
Cũng như số học thập phân, số học nhị phân cũng có bốn phép tính cơ bản là: 
Cộng (+), Trừ (-), Nhân (*), Chia (/) 
1.8.1. Phép cộng 
Nguyên tắc: 
0 + 0 = 0 
0 + 1 = 1 
1 + 0 = 1 
1 + 1 = 0 Nhớ 1 (carry) 
Ví dụ: 
 10011 
+ 
 011 
 10110 
1.8.2. Phép trừ 
Nguyên tắc: 
0 - 0 = 0 
0 - 1 = 1 mượn 1 (borrow) 
1 - 0 = 1 
1 - 1 = 0 
6 
Ví dụ: 
 10011 
- 
 111 
 01100 
1.8.3. Phép nhân 
Nguyên tắc: 
0 x 0 = 0 
0 x 1 = 0 
1 x 0 = 0 
1 x 1 = 1 
Ví dụ: 
 10011 
x 
 011 
 10011 
 10011 
 00000 
 0111001 
1.8.4. Phép chia 
Thực hiện giống như phép chia thập phân 
Ví dụ: 
1011 101 
- 
101 10 (thương số) 
000 1 
 (số dư) 
7 
Bài tập chương 1 
1. Biểu diễn các số sau trong hệ nhị phân (binary) 
a. 23 
b. 14 
c. 27 
d. 34 
2. Biểu diễn các số sau trong hệ nhị phân (binary) 
a. 23Hex 23Decimal 
b. C06AH 
c. 5DEFH 
3. Biểu diễn các số sau trong hệ thập phân (decimal) 
a. 01101001B 
b. 01111111B 
c. 10000000B 
d. 11111111B 
4. Biểu diễn các số sau trong hệ thập phân (decimal) 
a. 1FH 
b. 10H 
c. FFH 
d. 03H 
5. Biểu diễn các số sau trong hệ thập lục phân (hex) 
a. 100D 
b. 128 
c. 127 
d. 256 
6. Cho các số nhị phân sau, hãy xác định giá trị của chúng nếu chúng là (i) số nhị phân 
không dấu; (ii) số nhị phân có dấu 
a. 0000B 
b. 0001B 
c. 0111B 
d. 1000B 
e. 1001B 
f. 1110B 
g. 1111B 
8 
Chương 2: ĐẠI SỐ BOOLE VÀ CÁC CỔNG LOGIC 
2.1. Đại số Boole 
2.1.1. Các định nghĩa 
Biến logic: là 1 đại lượng có thể biểu diễn bằng 1 ký hiệu nào đó, về mặt giá trị 
chỉ lấy giá trị 0 hoặc 1. 
Hàm logic: biểu diễn của nhóm các biến logic, liên hệ với nhau thông qua các 
phép toán logic, về mặt giá trị cũng lấy giá trị 0 hoặc 1. 
2.1.2. Phép toán logic 
 Có 3 loại phép toán logic cơ bản: 
- Phép Và - "AND" 
- Phép Hoặc - "OR" 
- Phép Phủ định - "NOT" 
2.2. Hàm và các tính chất của hàm logic cơ bản 
2.2.1. Các hàm logic cơ bản 
- Hàm Hoặc (OR) 
 F(A, B) = A + B 
Bảng sự thật: 
A B F 
 0 0 0 
0 1 1 
1 0 1 
1 1 1 
- Hàm Và (AND) 
 F(A, B) = A.B 
Bảng sự thật: 
A B F 
0 0 0 
0 1 0 
1 0 0 
1 1 1 
- Hàm phủ định (NOT) 
 F(A) = A 
Bảng sự thật: 
9 
A F 
0 1 
1 0 
2.2.2. Các tính chất của các hàm logic cơ bản 
a. Tồn tại phần tử trung tính duy nhất trong phép toán "AND" và "OR" 
- Phần tử trung tính của một phép toán là phần tử mà khi ta thực hiện phép toán 
giữa phần tử này và 1 đại lượng bất kỳ nào đó thì kết quả thu được chính là 
bằng đại lượng đó. 
- Phần tử trung tính duy nhất của phép "AND" là 1. 
- Phần tử trung tính duy nhất của phép "OR" là 0. 
b. Tính giao hoán 
A.B = B.A 
A + B = B + A 
c. Tính kết hợp 
(A.B).C = A.(B.C) = A.B.C 
(A + B) + C = A + (B + C) = A + B + C 
d. Tính phân phối 
(A + B).C = AC + B.C 
(A.B) + C = (A + C).(B + C) 
e. Phép bù 
AA 
1 AA 
0. AA 
f. Định lý De Morgan 
- Phủ định của một “tổng” bằng “tích” các phủ định thành phần. 
)( ba = .  
- Phủ định của một “tích” bằng “tổng” các phủ định thành phần. 
).( ba =  + 
g. Nguyên lý đối ngẫu 
Cộng đối ngẫu với nhân: + ~ x ; 0 đối ngẫu với 1: 0 ~ 1 
2.3. Các phương pháp biểu diễn hàm và biến logic 
2.3.1. Biểu đồ Ven (Ơle) 
- Mỗi biến logic chia không gian thành 2 không gian con. 
10 
- Không gian con thứ nhất, biến nhận giá trị đúng (=1), không gian con thứ còn lại, 
biến nhận giá trị sai (=0). 
Ví dụ: F = A AND B 
2.3.2. Biểu thức đại số 
- Ký hiệu phép Và (AND): . 
- Ký hiệu phép Hoặc (OR): + 
- Ký hiệu phép Đảo (NOT):  
Ví dụ: F = A AND B hay F = A.B 
2.3.3. Bảng sự thật (Truth Table) 
Bảng thật biểu diễn 1 hàm logic n biến có: (n+1) cột và 2n hàng 
Trong đó, 
(n+1) cột có: 
o n cột đầu tương ứng với n biến 
o cột còn lại tương ứng với giá trị của hàm 
2n hàng tương ứng với 2n giá trị của tổ hợp biến. 
Bảng sự thật của hàm AND: F = A AND B, hay F = A.B 
A B F 
0 0 0 
0 1 0 
1 0 0 
1 1 1 
Hàm OR: F = A OR B, hay F = A + B 
A B F 
0 0 0 
0 1 1 
1 0 1 
1 1 1 
2.3.4. Bìa Các-nô 
Đây là cách biểu diễn tương đương của bảng sự thật. Trong đó, mỗi ô trên bìa 
tương ứng với 1 dòng của bảng sự thật. Tọa độ của ô xác định giá trị của tổ hợp biến. 
Giá trị của hàm được ghi vào ô tương ứng. 
11 
Ví dụ: F = A AND B 
 B 
A 
0 
1 
0 0 0 
1 0 1 
2.3.5. Biểu đồ thời gian 
Là đồ thị biểu diễn sự biến đổi theo thời gian của biến và hàm logic. 
Ví dụ: F = A AND B 
Ta có biểu đồ thời gian như sau: 
2.4. Biểu diễn hàm logic dưới dạng chính tắc 
Một hàm logic thông thường được biểu diễn dưới 2 dạng: 
Tuyển: dạng tổng các tích 
Ví dụ: f(a,b,c)=ab+acb+cb 
Hội: dạng tích các tổng 
Ví dụ: f(a,b,c)=(a+b)(a+c+b) 
Một hàm logic được gọi là biểu diễn dưới dạng chính tắc nếu mỗi số hạng của 
nó đều có đầy đủ các biến. 
Tuyển chính tắc: 
Ví dụ: f(a,b,c)=abc+ c 
Hội chính tắc: 
Ví dụ: f(a,b,c)=(a+b+c)( ++c) 
Một hàm logic được gọi là biểu diễn dưới dạng không chính tắc nếu như có ít 
nhất một biến vắng mặt trong ít nhất một số hạng. Lúc này hàm được gọi là biểu diễn 
dưới dạng đơn giản hóa. 
2.4.1. Tuyển chính tắc 
a. Định lý Shanon 
Một hàm logic bất kỳ có thể được triển khai theo 1 trong các biến dưới dạng tổng 
của 2 tích logic như sau: 
F(A1, A2,..., An) =A1F(1, A2,., An)+F(0, A2,.., An) 
A 
B 
F 
t 
t 
t 
1 
1 
1 
12 
Ví dụ: F(A,B) = A F(1,B)+ A F(0,B) 
 = A(BF(1,1)+ B F(1,0))+ A (BF(0,1)+ B F(0,0)) 
 = ABF (1,1)+A B F(1,0)+ A BF(0,1)+ A B F(0,0) 
Kết luận: 1 hàm logic bất kỳ đều có thể chuyển về dạng tuyển chính tắc nhờ áp dụng 
định lý Shannon. 
b. Cách áp dụng 
Cách áp dụng nhanh định lý Shannon: Từ bảng sự thật, ta chỉ quan tâm tới giá trị 
của hàm bằng 1. Với mỗi giá trị bằng 1, ta thành lập biểu thức tổ hợp tích các biến theo 
quy tắc giá trị biến bằng 1 thì giữ nguyên, giá trị biến bằng 0 thì đảo. Biểu thức cuối 
cùng là tổng của các tổ hợp biến nói trên. 
Ví dụ: 
A B C F1 F2 
0 0 0 0 0 
0 0 1 1 0 
0 1 0 1 0 
0 1 1 1 1 
1 0 0 1 0 
1 0 1 1 1 
1 1 0 1 0 
1 1 1 1 1 
F1 = A B C + A B C + A BC + A B C + A B C + AB C + ABC 
F2 = A BC + A B C + ABC 
2.4.2. Hội chính tắc 
a. Định lý Shanon 
Một hàm logic bất kỳ có thể được khai triển theo một trong các biến dưới dạng tích 
của hai tổng logic như sau: 
F(A1,...,An) = [ A1 + F(0,...,An)][ A 1 + F(1,...,An)] 
Ví dụ: 
F(A,B) = [A + F(0,B)][ A + F(1,B)] 
 ={A + [B + F(0,0)][ B + F(0,1)]}{ A + [B + F(0,1)][ B + F(1,1)]} 
 =[A + B + F(0,0)][A + B + F(0,1)][ A + B + F(1,0)][ A + B + F(1,1)] 
Ví dụ: 
F(A,B) = A.B 
 = (A + B)(A + B )( A + B) 
Kết luận: 1 hàm logic bất kỳ đều có thể chuyển về dạng hội chính tắc nhờ áp dụng 
định lý Shannon. 
b. Cách áp dụng 
Cách áp dụng nhanh định lý Shannon: Từ bảng sự thật, ta chỉ quan tâm tới giá trị 
của hàm bằng 0. Với mỗi giá trị bằng 0, ta thành lập biểu thức tổ hợp tổng các biến theo 
quy tắc giá trị biến bằng 1 thì đảo, giá trị biến bằng 0 thì giữ nguyên. Biểu thức cuối 
cùng là tích của các tổ hợp biến nói trên. 
13 
Ví dụ: 
A B C F 
0 0 0 0 
0 0 1 0 
0 1 0 0 
0 1 1 0 
1 0 0 0 
1 0 1 0 
1 1 0 0 
1 1 1 1 
 F=(A + B +C)(A + B + C )(A + B +C)(A + + )( A + B + C)( A + B + C)(
A + B + C ) 
2.5. Biểu diễn hàm logic dưới dạng số 
2.5.1. Tuyển chính tắc 
Dạng tuyển chính tắc quan tâm tới những tổ hợp biến mà tại đó hàm nhận giá trị 
bằng 1. Việc biểu diễn hàm tuyển chính tắc dưới dạng số liệt kê các tổ hợp biến mà tại 
đó hàm có giá trị bằng 1. 
Ví dụ: F(A,B) = Σ(3) 
Trong đó, 3 tương ứng với tổ hợp biến AB = 11. 
 A B F 
 0 0 0 
 0 1 0 
 1 0 0 
 1 1 1 
 F = AB 
Ví dụ: F(A,B)= Σ(1,3) 
Trong đó, 1, 3 tương ứng với tổ hợp biến AB = 01, 11. 
A B F 
0 0 0 
0 1 1 
1 0 0 
1 1 1 
 F(A,B) = A B + AB 
Ví dụ: F(A,B,C) = Σ(1,2,4,6) 
Trong đó, 1, 2, 4, 6 tương ứng với tổ hợp biến ABC = 001, 010, 100, 110. 
B C
14 
A B C F2 
0 0 0 0 
0 0 1 1 
0 1 0 1 
0 1 1 0 
1 0 0 1 
1 0 1 0 
1 1 0 1 
1 1 1 0 
 F(A, B, C) = CABCBACBACBA 
2.5.2. Hội chính tắc 
Dạng hội chính tắc quan tâm tới những tổ hợp biến mà tại đó hàm nhận giá trịbằng 
0. Việc biểu diễn hàm logic hội chính tắc dưới dạng số liệt kê các tổ hợp biến mà tại đó 
hàm có giá trị bằng 0. 
Ví dụ: F(A,B,C) = Π(0,3,5,7) 
A B C F 
0 0 0 0 
0 0 1 1 
0 1 0 1 
0 1 1 0 
1 0 0 1 
1 0 1 0 
1 1 0 1 
1 1 1 0 
 F = (A + B + C)(A + B + C )( A + B + C )( A + B + C ) 
2.6. Tối thiểu hóa các hàm logic 
Một hàm logic được gọi là tối thiểu hoá nếu như nó có số lượng số hạng ít nhất 
và số lượng biến ít nhất. 
 Mục đích của việc tối thiểu hoá: Mỗi hàm logic có thể được biểu diễn bằng các 
biểu thức logic khác nhau. Mỗi 1 biểu thức logic có một mạch thực hiện tương ứng với 
nó. Biểu thức logic càng đơn giản thì mạch ...  
1 
0 
1 
0 
1 
0 
1 
P1 
P2 
P9 
BMH 
bàn 
phím 
9 phím 
Vcc 
A 
B 
C 
D 
27 
Lập biểu thức đầu ra phụ thuộc đầu vào: 
A = 1 khi P8 hoặc P9 được nhấn (VÀ CÁC PHÍM P1P7 KHÔNG NHẤN), 
nghĩa là khi P8 = 1 hoặc P9 = 1 
Vậy A = P8 + P9. 
B = 1 khi P4 hoặc P5 hoặc P6 hoặc P7 được nhấn (VÀ CÁC PHÍM P1P3 
KHÔNG NHẤN), nghĩa là khi P4 = 1 hoặc P5 = 1 hoặc P6 = 1 hoặc P7 = 1 
Vậy B = P4 + P5 + P6 + P7. 
C = 1 khi P2 hoặc P3 hoặc P6 hoặc P7 được nhấn, nghĩa là khi P2 = 1 hoặc P3 = 1 
hoặc P6 = 1 hoặc P7 = 1 
Vậy C = P2 + P3 + P6 + P7. 
D = 1 khi P1 hoặc P3 hoặc P5 hoặc P7 hoặc P9 được nhấn, nghĩa là khi P1 = 1 hoặc 
P3 = 1 hoặc P5 = 1 hoặc P7 = 1 hoặc P9 = 1 
Vậy D = P1 + P3 + P5 + P7 + P9. 
Mạch logic: 
3.3. Bộ giải mã 
 Bộ giải mã thực hiện chức năng ngược với bộ mã hóa. Cung cấp thông tin ở đầu 
ra khi đầu vào xuất hiện tổ hợp các biến nhị phân ứng với 1 hay nhiều từ mã đã được 
chọn. 
Từ từ mã xác định được tín hiệu tương ứng với đối tượng đã mã hóa. 
D 
C 
B 
A 
P1 
P2 
P3 
P4 
P5 
P6 
P7 
P8 
P9 
28 
Có 2 trường hợp giải mã: 
- Giải mã cho 1 từ mã (cấu hình) 
Nguyên lý: ứng với một tổ hợp cần giải mã ở đầu vào thì đầu ra bằng 1, các tổ 
hợp đầu vào còn lại, đầu ra bằng 0. 
 Sơ đồ khối: 
- Giải mã cho toàn bộ mã: 
Nguyên lý: ứng với một tổ hợp nào đó ở đầu vào thì 1 trong các đầu ra bằng 1, 
các đầu ra còn lại bằng 0. 
Ví dụ: với bộ giải mã cho toàn bộ từ mã có 2 đầu vào và 4 đầu ra như sau, thì với 
AB=00, đầu ra S0 = 1, còn S1, S2, S3 = 0. Tương tự với các giá trị AB còn lại. 
Sơ đồ khối: 
3.3.1. Bộ giải mã BCD (Binary Coding Decimal) 
Mã BCD là mã dùng hệ nhị phân để mã hóa cho hệ thập phân ( các chữ số từ 0 đến 9). 
BGM 
Từ mã 
Tín hiệu 
xác định 
đối tượng 
A 
B 
S 
BG
M 
S0 
S1 
S2 
S3 
A 
B 
B
G
M 
29 
Bảng mã: 
Xác định đầu vào, đầu ra cho bộ giải mã BCD 
Vào: từ mã nhị phân 4 bit 
Ra: các tín hiệu tương ứng với các số nhị phân mà từ mã mã hóa 
Do có 4 bit, nên có 16 tổ hợp. Ta chỉ sử dụng 10 tổ hợp, còn 6 tổ hợp không sử 
dụng đến, ta coi là không xác định. Nhờ đó ta có thể tối thiểu hóa các biểu thức của đầu 
ra. 
Sơ đồ khối bộ giải mã BCD: 
Chữ số thập 
phân 
0 
1 
2 
3 
4 
5 
6 
7 
8 
9 
Từ mã nhị phân 
0000 
0001 
0010 
0011 
0100 
0101 
0110 
0111 
1000 
1001 
S0 
S1 
S9 
Bộ GM 
BCD 
A 
B 
C 
D 
30 
Bảng sự thật: 
ABCD S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 
0000 1 0 0 0 0 0 0 0 0 0 
0001 0 1 0 0 0 0 0 0 0 0 
0010 0 0 1 0 0 0 0 0 0 0 
0011 0 0 0 1 0 0 0 0 0 0 
0100 0 0 0 0 1 0 0 0 0 0 
0101 0 0 0 0 0 1 0 0 0 0 
0110 0 0 0 0 0 0 1 0 0 0 
0111 0 0 0 0 0 0 0 1 0 0 
1000 0 0 0 0 0 0 0 0 1 0 
1001 0 0 0 0 0 0 0 0 0 1 
1010 x x x x x x x x x x 
1011 x x x x x x x x x x 
1100 x x x x x x x x x x 
1101 x x x x x x x x x x 
1110 x x x x x x x x x x 
1111 x x x x x x x x x x 
Tìm biểu thức của từng đầu ra phụ thuộc vào đầu vào 
S0(A,B,C,D)= A B C D 
 CD 
AB 00 01 11 10 
00 
1 
0 0 0 
01 0 0 0 0 
11 x x x x 
10 0 0 x x 
S1(A,B,C,D)= A B C D 
 CD 
AB 00 01 11 10 
00 0 1 0 0 
01 0 0 0 0 
11 x x x x 
10 0 0 x x 
31 
S2(A,B,C,D)= B C D 
 CD 
AB 
00 01 11 
10 
00 0 0 0 1 
01 0 0 0 0 
11 X X X X 
10 0 0 X X 
S3= B CD 
 CD 
AB 00 01 11 10 
00 0 0 1 0 
01 0 0 0 0 
11 X X X X 
10 0 0 
X 
X 
S4=B C D 
 CD 
AB 00 01 11 10 
00 0 0 0 0 
01 
1 
0 0 0 
11 X X X X 
10 0 0 X X 
S5=B C D 
 CD 
AB 00 01 11 10 
00 0 0 0 0 
01 0 
1 
0 0 
11 X X X X 
10 0 0 X X 
32 
S6=BC D 
 CD 
AB 00 01 11 10 
00 0 0 0 0 
01 0 0 0 1 
11 X X X X 
10 0 0 X X 
S7=BCD 
 CD 
AB 00 01 11 10 
00 0 0 0 0 
01 0 
0 
1 0 
11 - - - - 
10 0 0 - - 
S8=A D 
 CD 
AB 00 01 11 10 
00 0 0 0 0 
01 0 0 0 0 
11 
X X X X 
10 1 0 X X 
 S9=AD 
 CD 
AB 00 01 11 10 
00 0 0 0 0 
01 0 0 0 0 
11 X 
X 
X X 
10 0 1 X X 
33 
Mạch logic: 
3.3.2. Bộ giải mã địa chỉ 
Mỗi bộ vi xử lý có khả năng quản lý một không gian nhớ nhất định. Không gian 
nhớ được chia thành các ngăn nhớ và mỗi ngăn nhớ có một địa chỉ xác định, duy nhất. 
Bộ vi xử lý muốn làm việc (đọc, ghi) với ngăn nhớ nào thì phải phát ra địa chỉ của ngăn 
nhớ đó. 
Giải mã địa chỉ bộ nhớ: 
- Đầu vào: tín hiệu địa chỉ ngăn nhớ phát ra từ bộ vi xử lý 
- Đầu ra: xác định ngăn nhớ nào 
 Ngoài ra còn đầu vào CS (Chip Select) để lựa chọn chip nhớ làm việc. 
Nếu CS=0 thì không được vào lấy địa chỉ 
Nếu CS=1 thì được lấy địa chỉ 
Chức năng: từ tín hiệu địa chỉ phát ra từ bộ vi xử lý, xác định ngăn nhớ nào sẽ 
trao đổi dữ liệu với bộ vi xử lý. 
Sơ đồ khối mạch giải mã địa chỉ: 
S0 
S1 
S2n-1 
BGM 
địa 
chỉ 
Phát 
địa 
chỉ 
0 1 1 0 1 0 0 1 
1 0 1 0 1 0 1 1 
0 1 1 0 1 0 1 0 
n 
CS 
34 
- Bộ giải mã 2-4: 
Sơ đồ khối bộ giải mã 2- 4: 
Bảng sự thật: 
E1 E0 S0 S1 S2 S3 
0 0 1 0 0 0 
0 1 0 1 0 0 
1 0 0 0 1 0 
1 1 0 0 0 1 
Từ bảng sự thật ta có: 
S0 =   ; S1 =  E0 ; S2 = E1 ; S3 = E1E0 
Sơ đồ mạch logic: 
Ta thêm tín hiệu CS (Enable) vào bộ giải mã để lựa chọn bộ giải mã hoạt động hay 
không. 
CS=0, hệ không hoạt động, tất cả các đầu ra =0 
CS=1, hệ hoạt động bình thường 
BGM 
2-4 
E1 
E0 
S0 
S1 
S2 
S3 
CS 
BGM 
2-4 
E1 
E0 
S0 
S1 
S2 
S3 
E0 
E1 
S0 
S1 
S2 
S3 
35 
Sơ đồ logic: 
- Bộ giải mã 3-8: 
Sơ đồ khối: 
Bảng sự thật: 
E2 E1 E0 S0 S1 S2 S3 S4 S5 S6 S7 
0 0 0 1 0 0 0 0 0 0 0 
0 0 1 0 1 0 0 0 0 0 0 
0 1 0 0 0 1 0 0 0 0 0 
0 1 1 0 0 0 1 0 0 0 0 
1 0 0 0 0 0 0 1 0 0 0 
1 0 1 0 0 0 0 0 1 0 0 
1 1 0 0 0 0 0 0 0 1 0 
1 1 1 0 0 0 0 0 0 0 1 
Nhận xét: 
Khi E2 = 0 
S 0 S3 phụ thuộc vào (E1, E0) như một Bộ giải mã 2-4 
S4 S7 = 0 
Khi E2 = 1 
S0 
S7 
BGM 
3-8 
E2 
E1 
E0 
S0 
S1 
S2 
S3 
E0 E1 
36 
S0 S3 = 0 
S4 S7 phụ thuộc vào (E1,E0) như một Bộ giải mã 2-4 
Ta có thể sử dụng 2 bộ giải mã 2 đầu vào để lắp thành 1 bộ giải mã 3-8. 
3.4. Bộ chuyển đổi mã BCD sang mã 7 đoạn 
Dùng để chuyển từ mã BCD sang mã hiển thị 7 thanh, mỗi thanh là một điốt phát quang. 
Sơ đồ khối bộ chuyển đổi mã BCD -7 đoạn: 
a b c d e f g 
b 
c 
d 
e 
a 
f 
g 
E0 
S0 
S1 
S2 
S3 
S4 
S5 
S6 
S7 
E1 
2-4 
CS 
E2 
CS 
2-4 
A 
B 
C 
a 
b 
c 
d 
e 
D f 
g 
37 
Bảng sự thật: 
A B C D a b c d e f g 
0 0 0 0 1 1 1 1 1 1 0 
0 0 0 1 0 1 1 0 0 0 0 
0 0 1 0 1 1 0 1 1 0 1 
0 0 1 1 1 1 1 1 0 0 1 
0 1 0 0 0 1 1 0 0 1 1 
0 1 0 1 1 0 1 1 0 1 1 
0 1 1 0 1 0 1 1 1 1 1 
0 1 1 1 1 1 1 0 0 0 0 
1 0 0 0 1 1 1 1 1 1 1 
1 0 0 1 1 1 1 1 0 1 1 
1 0 1 0 - - - - - - - 
1 0 1 1 - - - - - - - 
1 1 0 0 - - - - - - - 
1 1 0 1 - - - - - - - 
1 1 1 0 - - - - - - - 
1 1 1 1 - - - - - - - 
Biểu diễn đầu ra phụ thuộc vào các đầu vào: 
a = A + C + B D + BD 
 CD 
AB 
00 
01 11 10 
00 1 0 1 1 
01 0 1 1 1 
11 - - - - 
10 1 1 - - 
b = B + C D + CD 
 CD 
AB 00 01 11 10 
00 
1 
1 1 1 
01 1 0 1 0 
11 - - - - 
10 1 1 - - 
38 
c = D + C + B 
 CD 
AB 00 01 11 10 
00 1 1 1 0 
01 1 1 1 1 
11 - - - - 
10 1 1 - - 
d = A + C D + B C + B D + B C D 
 CD 
AB 00 01 11 10 
00 1 0 1 1 
01 0 1 0 1 
11 - - - - 
10 1 1 - - 
e = B D + C D 
 CD 
AB 00 01 11 10 
00 1 0 0 1 
01 0 0 0 1 
11 - - - - 
10 1 0 - - 
f = C D + B C + B D 
 CD 
AB 00 01 11 10 
00 
1 0 0 0 
01 1 1 0 1 
11 - - - - 
10 1 0 - - 
39 
g = A + B C + C D + B C 
 CD 
AB 
00 
01 11 10 
00 0 0 1 1 
01 1 1 0 1 
11 - - - - 
10 1 1 - - 
Sơ đồ mạch bộ giải mã 7 đoạn: 
40 
3.5. Bộ dồn kênh và bộ phân kênh (Multiplexer/DeMultiplexer–MUX/DEMUX) 
3.5.1. Bộ dồn kênh (MUX) 
Mạch dồn kênh hay còn gọi là MUX là mạch có 2n dữ liệu (Data), n ngõ vào điều 
khiển (Selects) và có một ngõ ra 
Chức năng: chọn 1 tín hiệu trong nhiều tín hiệu đầu vào để đưa ra đầu ra 
Mạch MUX 2-1: 
Sơ đồ khối: 
Tín hiệu chọn: 
C0 S 
0 E0 
1 E1 
Tín hiệu ra S = 0C E0 + C0E1 
Mạch MUX 4-1: 
Sơ đồ khối: 
Tín hiệu chọn: 
C1 C0 S 
0 0 E0 
0 1 E1 
1 0 E2 
1 1 E3 
Tín hiệu ra S = 1C 0C E0 + 1C C0E1 + C1 0C E2 + C1C0E3. 
E3 
E2 
E1 
E0 
C1 
C0 
S 
C0 
E1 
E0 
S 
41 
- Thiết kế MUX 2-1 
Bảng sự thật: 
C0 E1 E0 S 
0 0 0 0 
0 0 1 1 
0 1 0 0 
0 1 1 1 
1 0 0 0 
1 0 1 0 
1 1 0 1 
1 1 1 1 
Biểu thức đầu ra S: S = 0C E0 + C0E1 
 E1E0 
C0 
00 01 11 10 
0 0 1 1 0 
1 0 0 1 1 
Sơ đồ mạch: 
 Ứng dụng của Bộ chọn kênh 
a. Chọn nguồn tin 
Giả thiết có 2 nguồn tin A, B, mỗi nguồn 4 bit 
A: a3a2a1a0 
B: b3b2b1b0 
Sơ đồ mạch bộ chọn 2 nguồn tin A và B: 
E0 
E1 
C0 
& 
& 
S 
C0 
a3 a2 a1 a0 b3 b2 b1 b0 
S3 S2 S1 S0 
42 
Khi C0 = 0 
Mux 3 : S3 = a3 
Mux 2 : S2 = a2 
Mux 1 : S1 = a1 
Mux 0 : S0 = a0 
Vậy S = A 
Khi C0 = 1 
Mux 3 : S3 = b3 
Mux 2 : S2 = b2 
Mux 1 : S1 = b1 
Mux 0 : S0 = b0 
Vậy S = B 
b. Bộ chuyển đổi song song – nối tiếp 
Bộ chuyển đổi kênh thực hiện việc chuyển đổi từ truyền song song sang truyền 
nối tiếp 
c.Tạo hàm logic 
MUX có thể được sử dụng để tạo hàm logic 
Ví dụ: MUX 4-1: 
S = 1C 0C E0 + 1C C0E1 + C1 0C E2 + C1C0E3. 
Mặt khác áp dụng định lý Shannon để khai triển hàm 2 biến bất kỳ ta có: 
F(a,b) = a b f(0,0) + abf(0,1) + ab f(1,0) + abf (1,1) 
E3 
E2 
E1 
E0 
C1 
C0 
S 
 S0 
 E0 E1 E2 E3 t 
 t0 t1 t2 t3 
 C1 
 t
 C0 
 t
E3 
E2 
E1 
E0 
C1 
C0 
S 
43 
So sánh ta thấy sự tương ứng 1-1 giữa: 
S và F(a, b); C1 và a; C0 và b; E0 và f(0, 0) 
E1 và f(0, 1) 
E2 và f(1, 0) 
E3 và f(1, 1) 
Vậy ta có cách tạo hàm 2 biến bất kỳ bằng cách sử dụng bộ chọn kênh 4-1 với sự 
tương ứng như trên. 
Ví dụ: Tạo hàm F(A, B) = A + B 
Bảng sự thật: 
A B F 
0 0 0 
0 1 1 
1 0 1 
1 1 1 
Mạch tạo hàm F = A+B bằng MUX 4-1: 
Ví dụ: Tạo hàm F(A, B) = AB 
Bảng thật: 
A B F 
0 0 0 
0 1 0 
1 0 0 
1 1 1 
Mạch tạo hàm F= A.B bằng MUX 4-1: 
E3 = 1 
E2 = 1 
E1 = 1 
E0 = 0 
A 
B 
S F 
44 
3.5.2. Bộ phân kênh (Demultiplexer – DeMUX) 
DEMUX là mạch tổ hợp có 1 ngõ vào, n ngõ điều khiển và 2n ngõ ra.Nếu dữ liệu 
từ MUX đưa đến DEMUX thì dữ liệu sẽ được phục hồi đúng trạng thái ban đầu. 
Chức năng: đưa tín hiệu từ đầu vào tới 1 trong những đầu ra. 
- Mạch DeMUX 1-2 
Sơ đồ khối: 
Tín hiệu chọn: 
C0 S0 S1 
0 E 0 
1 0 E 
- Mạch DeMUX 1-4 
Sơ đồ khối: 
E 
 S0 
S1 
S F 
E3 = 1 
E2 = 0 
E1 = 0 
E0 = 0 
A 
B 
E 
C1 
C0 
S0 
S1 
S2 
S3 
45 
Tín hiệu chọn: 
C1 C0 S0 S1 S2 S3 
0 0 E 0 0 0 
0 1 0 E 0 0 
1 0 0 0 E 0 
1 1 0 0 0 E 
Các ngõ ra: 
S0 =  E 
S1 = C0E 
S2 = C1E 
S3 = C0C1E 
Sơ đồ logic mạch DEMUX 1:4: 
C0 
C1 
S0 
S1 
S2 
S3 
E 
46 
3.6. Các mạch số học 
3.6.1. Bộ cộng 
a.Bộ cộng bán phần (Half-Adder) 
 Bộ cộng bán phần là hệ tổ hợp có nhiệm vụ thực hiện phép cộng số học là 2 bit nhị 
phân ngõ vào ai và bi; hệ có 2 ngõ ra: bit tổng Si (Sum) và bit nhớ Ci+1 (Carry). 
Sơ đồ khối: 
Bảng sự thật: 
ai bi Si Ci+1 
0 0 0 0 
0 1 1 0 
1 0 1 0 
1 1 0 1 
Biểu thức đầu ra phụ thuộc đầu vào: 
Ci+1 = ai.bi 
Si = ai  bi 
Sơ đồ mạch logic: 
b.Bộ cộng đầy đủ (Full-Adder) 
Thực hiện phép cộng giữa 2 bit bất kỳ của phép cộng 2 số nhị phân ( có số nhớ 
trước). 
Sơ đồ khối: 
 C i: số nhớ đầu vào. 
Ci+1: số nhớ đầu ra. 
ai Ci+1 
bi Si 
& 
=1 
ai Si 
bi Ci+1 
HA 
47 
Bảng sự thật: 
ai bi Ci Si Ci+1 
0 0 0 0 0 
0 0 1 1 0 
0 1 0 1 0 
0 1 1 0 1 
1 0 0 1 0 
1 0 1 0 1 
1 1 0 0 1 
1 1 1 1 1 
Biểu thức đầu ra phụ thuộc đầu vào: 
Si = ai  bi  Ci 
Ci+1= ai.bi + Ci(ai bi) 
 aibi 
Ci 
00 01 11 10 
0 0 0 1 0 
1 0 1 1 1 
Sơ đồ mạch logic: 
=1 =1 
& 
& 
>=1 
ai 
bi 
Ci 
si 
Ci+1 
FA 
ai 
bi 
Ci 
Si 
Ci+1 
48 
c. Bộ cộng song song 
Đây là bộ cộng 2 số nhị phân n bit, kết quả nhận được là 1 số nguyên n+1 bit. 
A an-1 an-2 ....... a1 a0 
B bn-1 bn-2 ....... b1 b0 
S sn sn-1 sn-2 ....... s1 s0 
Sơ đồ mach logic: 
3.6.2. Bộ trừ 
a. Bộ trừ bán phần (Half-Substractor) 
Dùng để thực hiện phép trừ giữa 2 bit nhị phân ai và bi; ngõ ra là hiệu Di và số 
nhớ âm (mượn) Bi+1. 
Sơ đồ khối: 
Bảng sự thật: 
ai bi Di Bi+1 
0 0 0 0 
0 1 1 1 
1 0 1 0 
1 1 0 0 
Biểu thức đầu ra phụ thuộc đầu vào 
Di= ai bi 
Bi+1= ia bi 
Sơ đồ logic: 
FAn-2 FAn-1
FA0 FA1
. 
an-1bn-1 an-2bn-2 a1b1 a0b0 
Cn-1 Cn-2 C1 C0 = 0 
C1 C2 Cn-1 Cn 
sn-1 sn-2 s1 s0 sn 
ai Di 
bi Bi+1 
HS 
49 
b.Bộ trừ đầy đủ (Full-Substractor) 
Dùng để thực hiện trừ giữa 2 bit bất kỳ trong phép trừ 2 số nhị phân 
Sơ đồ khối: 
Bảng sự thật: 
Bi ai bi Bi+1 Di 
0 0 0 0 0 
0 0 1 1 1 
0 1 0 0 1 
0 1 1 0 0 
1 0 0 1 0 
1 0 1 1 0 
1 1 0 0 1 
1 1 1 1 1 
Biểu thức đầu ra phụ thuộc đầu vào 
Di = ai  bi  Bi 
Bi+1= ia bi + Bi ( ii ba  ) 
Mạch logic: 
 ai Di 
bi 
 Bi+1 
=1 
& 
ai Bi+1 
bi 
Bi Di 
FS 
50 
3.7. Bộ so sánh 
Có 2 loại mạch so sánh 2 số nhị phân: 
- So sánh đơn giản: kết quả so sánh: bằng nhau, khác nhau 
- So sánh đầy đủ: kết quả so sánh: lớn hơn, nhỏ hơn, bằng nhau 
3.7.1. Bộ so sánh đơn giản 
Xây dựng bộ so sánh đơn giản 2 số A và B: 
A a3 a2 a1 a0 
B b3 b2 b1 b0 
Đầu ra S: 
S = 1 A = B 
S = 0 A B 
Ta có: 
 
 
 
 

 
 
 
 

 
1
1
1
1
0
0
0
0
00
11
22
33
00
11
22
33
00
11
22
33
ba
ba
ba
ba
ba
ba
ba
ba
ba
ba
ba
ba
BA 
Vậy 00112233 ... babababaS  
Sơ đồ mạch logic: 
=1 =1 
& 
& 
>=1 
ai 
bi 
Bi 
Di 
Bi+1 
Bộ so 
sánh 
đơn 
giản 
A 4 
B 4 
S 
51 
3.7.2. Bộ so sánh đầy đủ 
a. Bộ so sánh đầy đủ 2 bit 
Đầu vào: 2 bit cần so sánh ai và bi. 
Đầu ra: 3 tín hiệu để báo kết quả lớn hơn, nhỏ hơn, bằng nhau của 2 bit 
ai > bi Gi = 1 còn Ei, Li = 0 
ai Li = 1 còn Ei, Gi = 0 
ai = bi Ei = 1 còn Gi, Li = 0 
Sơ đồ khối: 
Bảng sự thật: 
ai bi Gi Li Ei 
0 0 0 0 1 
1 0 1 0 0 
0 1 0 1 0 
1 1 0 0 1 
Biểu diễn đầu ra theo đầu vào: 
Gi = ii ba 
Li = iiba 
Ei = ii ba  . 
Sơ đồ mạch logic: 
=1 
a3 
b3 
=1 
a2 
b2 
=1 
a1 
b1 
=1 
a0 
b0 
& 
S 
Bộ so 
sánh 
đầy đủ 
ai 
bi 
Li 
Gi 
Ei 
52 
c. Bộ so sánh đầy đủ 2 số nhị phân nhiều bit 
Có cấu tạo gồm các bộ so sánh 2 bit 
Có tín hiệu CS: 
- CS = 0, tất cả các đầu ra = 0 
- CS = 1, hoạt động bình thường. 
Khi đó, các đầu ra của bộ so sánh 2 bit có biểu thức: 
Gi = CS ii ba 
Li = CS iiba 
Ei = CS( ii ba  ). 
Sơ đồ mạch bộ so sánh 2 số 3 bit: 
A: a2 a1 a0 
B: b2 b1 b0 
ai bi Gi 
 Li 
 Ei 
& 
& 
=1 
Bộ so 
sánh 
đầy đủ 
a1 
b1 
L1 
G1 
E1 
Bộ so 
sánh 
đầy đủ 
a2 
b2 
L2 
G2 
E2 
Bộ so 
sánh 
đầy đủ 
a0 
b0 
L0 
G0 
E0 
CS 
CS 
 1 
 1 
G 
L 
E 
53 
Bài tập chương 3 
1. Một mạch tổ hợp có 5 ngõ vào A, B, C, D, E và một ngõ ra Y. Ngõ vào là một từ mã 
thuộc bộ mã như sau 
E D C B A 
0 0 0 0 0 
0 0 1 1 1 
0 1 0 0 0 
0 1 1 1 1 
1 0 0 0 0 
1 0 1 1 1 
1 1 0 0 0 
1 1 1 1 1 
a. Thiết kế mạch tổ hợp dùng cổng AND-OR sao cho Y=1 khi ngõ vào là một từ 
mã đúng và Y=0 khi ngõ vào là một từ mã sai. 
b. Thực hiện lại câu a chỉ dùng toàn cổng NAND 
2. Cho một hệ tổ hợp hoạt động theo bảng sau 
E X1 X0 Y0 Y1 Y2 Y3 
1 X X 1 1 1 1 
0 0 0 0 1 1 1 
0 0 1 1 0 1 1 
0 1 0 1 1 0 1 
0 1 1 1 1 1 0 
 Thiết kế hệ tổ hợp này dùng toàn cổng NOT và NAND 3 ngõ vào 
3. Thiết kế mạch trừ hai số một bit, trong đó V là biến điều khiển, Ci-1 là số mượn ngõ 
vào, Ci là số mượn ngõ ra. Khi V=0 thì mạch thực hiện D=A-B, khi V=1 thì thực hiện 
D=B-A 
4. Thiết kế mạch trừ hai số 3 bit A và B với biến điều khiển V, dựa trên cơ sở mạch trừ 
hai số một bit ở bài trên.