Bài giảng Tín hiệu và hệ thống - Bài 16 - Trần Quang Việt

Thiết kế bộ lọc bằng cách bố trí các poles và zeros

Trên thực tế người ta tìm được các phép biến đổi để thiết

kế bộ lọc thông cao, thông dãi, chắn dãi dựa vào bộ lọc

thông thấp Tập trung khảo sát thiết kế bộ lọc thông

thấp (xem như bộ lọc mẫu – Prototype Filter)

Bộ lọc Butterworth

 Các bước thiết kế bộ lọc thông thấp Butterworth:

Ví dụ: Thiết kế bộ lọc thông thấp Butterworth thỏa mãn các yêu cầu

sau: Độ lợi dãi thông (0≤ω<10) không="" nhỏ="" hơn="" -2db;="" độ="" lợi="">

chắn (ω≥20) không vượt quá -20dB

 

pdf 16 trang kimcuc 5180
Bạn đang xem tài liệu "Bài giảng Tín hiệu và hệ thống - Bài 16 - Trần Quang Việt", để tải tài liệu gốc về máy hãy click vào nút Download ở trên

Tóm tắt nội dung tài liệu: Bài giảng Tín hiệu và hệ thống - Bài 16 - Trần Quang Việt

Bài giảng Tín hiệu và hệ thống - Bài 16 - Trần Quang Việt
1Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Lecture-16
404001 - Tín hiệu và hệ thống
Đáp ứng tần số và bộ lọc tương tự
 Đáp ứng tần số của hệ thống LTIC
 Biểu đồ Bode
 Thiết kế bộ lọc tương tự
 Bộ lọc Butterworth
 Bộ lọc Chebyshev
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Biểu đồ Bode
 Ví dụ 2: 2
10( 100)( ) ( 2 100)
sH s
s s
+
=
+ +
2Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Biểu đồ Bode
 Ví dụ 2: 2
10( 100)( ) ( 2 100)
sH s
s s
+
=
+ +
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Thiết kế bộ lọc tương tự
 Bộ lọc thực tế và các yêu cầu thiết kế
 Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Thiết kế bộ lọc bằng cách bố trí các poles và zeros
3Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
|H(j )|
Gp
1
p s
Gs
0
Passband Stopband
|H(j )|
Gp
1
ps
Gs
0
PassbandStopband
|H(j )|
Gp
1
s1
Gs
0
Passband Stopband
p1 p2s2
|H(j )|
Gp
1
s1
Gs
0
Passband Stopband
p1 p2 s2
Stopband Passband
Bộ lọc thực tế và các yêu cầu thiết kế
Lowpass
filter
Highpass
filter
Bandpass
filter
Bandstop
filter
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Xét hệ thống với hàm truyền H(s):
1 1
1 1
( )( )...( )( )( ) ( ) ( )( )...( )
n
n
n
s z s z s zP sH s bQ s s s sλ λ λ
− − −
= =
− − −
Khảo sát đáp ứng tần số  s=jω:
1 2
1 2
...| ( ) |
...
n
n
r r rH j
d d d
ω =
Im
Re
z1
z2 0
j
r1
r1
d1
d2
1 2
1 2
( ) ...
 ...
n
n
H jω φ φ φ
θ θ θ
∠ = + + +
− − − −
4Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Tăng độ lợi bằng một pole:
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Tăng độ lợi bằng một pole:
5Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Tăng độ lợi bằng một pole:
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Tăng độ lợi bằng một pole:
6Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Tăng độ lợi bằng một pole:
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Giảm độ lợi bằng một zero:
7Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Giảm độ lợi bằng một zero:
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Giảm độ lợi bằng một zero:
8Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Giảm độ lợi bằng một zero:
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Sự phụ thuộc của đáp ứng tần số theo poles và zeros
 Giảm độ lợi bằng một zero:
9Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Thiết kế bộ lọc bằng cách bố trí các poles và zeros 
 Bộ lọc thông thấp:
Butterworth
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Thiết kế bộ lọc bằng cách bố trí các poles và zeros 
 Bộ lọc thông cao:
10
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Thiết kế bộ lọc bằng cách bố trí các poles và zeros 
 Bộ lọc thông dãi:
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Thiết kế bộ lọc bằng cách bố trí các poles và zeros 
 Bộ lọc chắn dãi:
11
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Thiết kế bộ lọc bằng cách bố trí các poles và zeros 
Trên thực tế người ta tìm được các phép biến đổi để thiết
kế bộ lọc thông cao, thông dãi, chắn dãi dựa vào bộ lọc
thông thấp  Tập trung khảo sát thiết kế bộ lọc thông
thấp (xem như bộ lọc mẫu – Prototype Filter)
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Bộ lọc Butterworth
 Đáp ứng biên độ của bộ lọc thông thấp Butterworth bậc n:
( )2
1| ( ) |
1
c
n
H j
ω
ω
ω =
+
 Tại tần số ωc, đáp ứng biên độ bằng 1/(2)1/2 hoặc -3dB  công
suất suy giảm ½ : gọi là tần số cắt, tần số 3dB hoặc tần số ½
công suất
 Trong thiết kế, ta dùng đáp ứng chuẩn hóa (ωc=1) như sau:
2
1| ( ) |
1 n
jω
ω
=
+
H
12
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Bộ lọc Butterworth
 Đáp ứng biên độ của bộ lọc chuẩn hóa:
 Xác định hàm truyền của bộ lọc chuẩn hóa:
s jω=
Các poles của H(s)H(-s) phải thỏa: 2 2( )n ns j= −
(2 1)1 j ke pi −− =
/ 2jj e pi=
2 (2 1)n j k ns e pi + −=
2
1| ( ) |
1 n
jω
ω
=
+
H
2
1( ) ( )
1 n
j jω ω
ω
− =
+
H H 2
1( ) ( )
1 ( / ) ns s s j− = +H H
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Re
Im
-1
1
j
-j
Bộ lọc Butterworth
( 2 1)
2 ; 1, 2, 3, ..., 2
j k n
n
ks e k n
pi
+ −
= =
Kết luận: n poles của H(s): 
Vậy các poles của H(s)H(-s) là:
( 2 1)
2 ; 1, 2, 3, ...,
j k n
n
ks e k n
pi
+ −
= =
Re
Im
-1
1
j
-j
H(-s)H(s) H(-s)H(s)
13
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Bộ lọc Butterworth
Vậy H(s) có dạng:
( 2 1)
2 ; 1, 2, 3, ...,
j k n
n
ks e k n
pi
+ −
= =
1 2 3
1( ) ( )( )( )...( )n
s
s s s s s s s s
=
− − − −
H
Ví dụ: xét trường hợp n=4
5 /8
1 0.3827 0.9239
js e jpi= = − +
7 /8
2 0.9239 0.3827
js e jpi= = − +
9 /8
2 0.9239 0.3827
js e jpi= = − −
11 /8
1 0.3827 0.9239
js e jpi= = − −
Re
Im
-1
j
-j
s1
s2
s3
s4
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Bộ lọc Butterworth
1( ) ( 0.3827 0.9239)( 0.3827 0.9239)( 0.9239 0.3827)( 0.9239 0.3827)s s j s j s j s j= + − + + + − + +H
2 2
1( ) ( 0.7654 1)( 1.8478 1)s s s s s= + + + +H⇒
⇒
4 3 2
1( )
2.6131 3.4142 2.6131 1
s
s s s s
=
+ + + +
H
Làm tương tự ta có thể tính được cho trường hợp bậc n bất kỳ:
1
1 1
1 1( ) ( ) ... 1n n
n n
s
B s s a s a s−
−
= =
+ + + +
H
Bn(s): Gọi là đa thức Butterworth!!!
14
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Bộ lọc Butterworth
Coefficients of Butterworth Polynominal Bn(s)=sn+an-1sn-1++a1s+1
n 1a 2a 3a 4a 5a 6a 7a 8a 9a
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Bộ lọc Butterworth
Butterworth Polynominal in Factorized Form
n ( )nB s
15
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Bộ lọc Butterworth
 Xác định hàm truyền H(s) của bộ lọc:
( )sH / cs s ω← ( )H s
Thiết kế bộ lọc Butterworth bậc 2 với ωc=10
2
1( )
2 1
s
s s
=
+ +
H ( ) ( )210 10
1( )
2 1s s
H s =
+ +
/ cs s ω←
2
100( )
10 2 100
H s
s s
=
+ +
⇒
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Bộ lọc Butterworth
 Xác định bậc n của bộ lọc và ωc theo các yêu cầu thiết kế:
 Độ lợi (dB) tại tần số ωx: ( )21 010 log 1 xc nxG ωω = − +  
 Độ lợi (dB) tại tần số ωp: ( )21 01 0 log 1 0pc npG ωω ≤ − + ≤  
 Độ lợi (dB) tại tần số ωs: ( )2100 10 log 1 sc nsG ωω ≥ ≥ − +  
( )2 / 1 01 0 1s s
c
n Gω
ω
−≥ −
( )2 /1010 1p p
c
n Gω
ω
−≤ −
⇒ ( ) /102 /1010 110 1
s
s
p p
Gn
G
ω
ω
−
−
−≥
−
⇒
/10/10log (10 1) /(10 1)
2 log ( / )
ps GG
s p
n
ω ω
−
− 
− − ≥⇒
/10 1 / 2(10 1)p
p
c G n
ω
ω
−
≥
−
/10 1/ 2(10 1)s
s
c G n
ω
ω
−
≤
−
⇒
16
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Bộ lọc Butterworth
 Các bước thiết kế bộ lọc thông thấp Butterworth:
Ví dụ: Thiết kế bộ lọc thông thấp Butterworth thỏa mãn các yêu cầu
sau: Độ lợi dãi thông (0≤ω<10) không nhỏ hơn -2dB; độ lợi dãi
chắn (ω≥20) không vượt quá -20dB
 Bước 1: Xác định
 Bước 2: Xác định ωc:
/10/10log (10 1) /(10 1)
2 log ( / )
ps GG
s p
n
ω ω
−
− 
− − ≥
/10 1 / 2(10 1)p
p
c G n
ω
ω
−
≥
−
/10 1/ 2(10 1)s
s
c G n
ω
ω
−
≤
−
và
 Bước 3: Xác định H(s): dùng n (bước 1) tra bảng (hoặc tính) 
 Bước 4: Xác định H(s): ( )sH / cs s ω← ( )H s
Signal & Systems - Tran Quang Viet – FEEE, HCMUT – Semester: 02/09-10
Bộ lọc Butterworth
 Bước 1:
 Bước 2:
2 0 .2lo g (1 0 1) / (1 0 1)
3 .7 0 1
2 lo g 2
n
 − − ≥ =
0 .2 1 / 8
1 0 1 0 .6 9 4(1 0 1)cω ≥ =−
 Bước 3:
 Bước 4:
 chọn n=4 
2 1 / 8
2 0 1 1 .2 6(1 0 1)cω ≤ =−
 chọn ωc=11
( ) ( )81010 1110 log 1 1 .66 2p designG dB dB = − + = − > − 
( ) ( )8201 0 1110 log 1 20 .8 20s d esignG dB dB = − + = − < − 
2 2
1( ) ( 0 .76536686 1)( 1.84775907 1)s s s s s= + + + +H
( ) ( ) ( ) ( )2 211 11 11 11
1( )
[ 0.76536686 1][ 1.84775907 1]s s s s
H s =
+ + + +
2 2
14641( ) ( 8.41903546 121)( 20.32534977 121)H s s s s s= + + + +⇒

File đính kèm:

  • pdfbai_giang_tin_hieu_va_he_thong_bai_16_tran_quang_viet.pdf