Bài giảng Thiết kế logic số - Chương 4, Phần 5 - Hoàng Văn Phúc
Câu 1: Ưu điểm chính số thực dấu phẩy động so với số
thực dấu phẩy tĩnh là
A. Có miền biểu diễn lớn và có dấu phẩy động
B. Có miền biểu diễn lớn
C. Có miền biểu diễn lớn, biểu diễn được các giá trị
nhỏ độ chính xác cao
D. Có miền biểu diễn lớn và đơn giản hóa trong việc
thiết kế các khối tính toán
Câu 2: Thao tác làm tròn số thực là bắt buộc vì
A. Các phép toán trên số thực không có độ chính xác
tuyệt đối
B. Số thực có dạng dẫu phảy động
C. Số lượng bit biểu diễn số là giới hạn
D. Đảm bảo độ chính xác tốt nhất cho phép toán
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Thiết kế logic số - Chương 4, Phần 5 - Hoàng Văn Phúc", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
Tóm tắt nội dung tài liệu: Bài giảng Thiết kế logic số - Chương 4, Phần 5 - Hoàng Văn Phúc
Chương IV: Thiết kế các mạch số thông dụng TS. Hoàng Văn Phúc Bộ môn KT Xung, số, Vi xử lý https://sites.google.com/site/phucvlsi/teaching 1/2014 Thiết kế logic số (Digital logic design) Nội dung Định dạng số thực trong thiết kế số 2 Giáo trình (320-350) IEEE Standard for Binary Floating-Point Arithmetic. ANSI/IEEE Standard No. 754. Computer Arithmetic Algorithms and Hardware Designs – Oxford University Press - 2000 Tài liệu tham khảo 3 Floating point number Fixed point number Fraction representation Others Các định dạng số thực 4 = 9, 375 = 150 *2^-4 = -6, 625 = -106 *2^-4 Fixed-point number 5 Floating point number 6 IEEE - 754 Single Precission IEEE - 754 Double Precission IEEE 754 standard 7 Floating-point Fixed-point Real number distribution -∞ +∞ 0 denormalizednormalized normalized overflowoverflow -∞ +∞ 0 overflowoverflow normalized 8 Làm tròn hướng tới 0 Làm tròn hướng tới - Rounding schema 9 Làm tròn hướng tới +∞ Rounding schema 10 Làm tròn hướng tới số gần nhất chẵn Làm tròn hướng tới số gần nhất lẻ Rounding schema 11 Floating point adder (FPA) 12 FPA-phase 1 Σ Compare_exponent mbeaeasbsa ma REG1 A B Operands unpack PHASE 1 13 FPA-phase 2 MUX Correct _exponent shifter REG2 REG1 shift_value PHASE 2 Sel 14 FPA-phase 3 REG2 mb3ma3 Σ Significand_adder Nomalize Adjust exponent Sign logic REG3 PHASE 3 15 FPA-Phase 4 Nomalize Rounding and selective component Adjust exponent REG_OUT PHASE 4 result pack REG3 16 Mạch nhân số thực dấu phảy động Σ Exponent_adder Significand Multiplier mb eaea sbsa ma REG1 A B Operands unpack PHASE 1 Nomalize Nomalize Rounding Adjust exponent Adjust exponent REG_OUT PHASE 4 result pack 17 Σ Exponent_adder Significand Division mb eaea sbsa ma REG1 A B Operands unpack PHASE 1 Nomalize Nomalize Rounding Adjust exponent Adjust exponent REG_OUT PHASE 2 result pack Mạch chia số thực dấu phảy động 18 Câu 1: Ưu điểm chính số thực dấu phẩy động so với số thực dấu phẩy tĩnh là A. Có miền biểu diễn lớn và có dấu phẩy động B. Có miền biểu diễn lớn C. Có miền biểu diễn lớn, biểu diễn được các giá trị nhỏ độ chính xác cao D. Có miền biểu diễn lớn và đơn giản hóa trong việc thiết kế các khối tính toán Trắc nghiệm 19 Câu 2: Thao tác làm tròn số thực là bắt buộc vì A. Các phép toán trên số thực không có độ chính xác tuyệt đối B. Số thực có dạng dẫu phảy động C. Số lượng bit biểu diễn số là giới hạn D. Đảm bảo độ chính xác tốt nhất cho phép toán Trắc nghiệm 20 Câu 3: Nhược điểm chính của số thực dấu phẩy tĩnh là A. Có độ chính xác không cao B. Phân bố không đều C. Các khối xử lý tính toán có cấu trúc phức tạp D. Có miền biểu diễn hạn chế Trắc nghiệm 21 Câu 4: Ưu điểm chính của số thực dấu phẩy tĩnh: A. Đơn giản B. Phân bố đồng đều C. Dễ thiết kế các khối tính toán D. Kế thừa được các thiết kế của số nguyên Trắc nghiệm 22
File đính kèm:
- bai_giang_thiet_ke_logic_so_chuong_4_phan_5_hoang_van_phuc.pdf